솜펀치 스토어

솜펀치

개인인증

팔로워6 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

중앙대학교 서울캠퍼스 소프트웨어전공 재학중

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

46개
전체 판매량

523개
최근 3개월 판매량

3개
자료후기 점수

평균A
자료문의 응답률

0%

전체자료 46개

중앙대학교 데이터베이스시스템 2023 bitmap index 설계 및 구현 프로젝트 ( java )

"중앙대학교 데이터베이스시스템 2023 bitmap index 설계 및 구현 프로젝트 ( java )"에 대한 내용입니다.

프로그램소스| 2023.11.17| 2,500원| 조회(318)

중앙대, 과제, 중앙대학교, 데이터베이스시스템, Bitmap index, 소프트웨..

미리보기

닫기
중앙대학교 2022 모바일앱개발 중간고사 이전까지 과제 [과제 만점, 성적 A+]

"중앙대학교 2022 모바일앱개발 중간고사 이전까지 과제 [과제 만점, 성적 A+]"에 대한 내용입니다.

프로그램소스| 2023.07.24| 1,500원| 조회(205)

중앙대, 과제, 이준우, 모바일앱개발, 소프트웨어학과, 모앱

미리보기

닫기
중앙대 2022 모바일앱개발 중간고사 이후 과제[ A+, 과제 만점]

"중앙대 2022 모바일앱개발 중간고사 이후 과제[ A+, 과제 만점]"에 대한 내용입니다.

프로그램소스| 2023.07.24| 1,000원| 조회(210)

족보, 중앙대, 중대, 과제, 이준우, 소프트웨어학과, 모바일 앱개발, 모앱

미리보기

닫기
판매자 표지

2021_중앙대학교 컴퓨터구조 기말고사 문제 (정답인 풀이만 남겨둠)

1. True / false (5 points)(Correct: +1 points, wrong: -1 points, missing: 0 points)a. ( ) Pipelining improves performance by reducing the execution time of a single instruction.b. ( ) In a pipelined implementation, a control unit determines control signal values for instructions when they are fetched from an instruction memory.c. ( ) On a write hit, a write-back method can always provide faster write speed than a write-through method.d. ( ) The time required for an IF stage is determined based on an instructioncache hit time.e. ( ) Both TLB misses and page faults are handled by a special purpose HW.2. Processor (10 points)Consider the following single clock-cycle processor implementation.A. When the following instructions are executed on this processor, how will the values of control lines change? Fill the blanks in the table. (2 points per instruction)(NOTE: Any means that the signal can have any value (0 or 1))

학교| 2022.12.26| 9페이지| 2,000원| 조회(371)

족보, 컴퓨터구조, 중앙대, 중대, 기말, 컴구, 컴구 족보

미리보기

닫기
판매자 표지

2020 중앙대학교 컴퓨터구조 기말고사 (확실히 정답인 경우만 풀이 남겨둠)

1. True / false (5 points)(Correct: +1 points, wrong: -1 points, missing: 0 points)a. ( ) With a pipelined approach, we can reduce the execution time of a program that contains multiple instructions.b. ( ) Through a forwarding technique, we can always avoid pipeline stalls when data hazards occur.c. ( ) Multiple exceptions can happen at the same time in different stages.d. ( ) A larger block size always guarantee less cache misses.e. ( ) Each process has its own page table for translating virtual memory addresses to physical memory addresses.2. Pipelining overview (10 points)A. Suppose that we have implemented two processors; one is a single-cycle implementationand another one is a 5-stage pipelined implementation.In the pipelined implementations, the time required for each stage is as follows:IF ID EX MEM WB250ps 150ps 200ps 400ps 150ps[Assumption] the time required for an instruction in a single-cycle implementation is a sum of the times for required stages. (e.g., the time required for an add instruction = a sum of the times required for IF, ID, and EX stages = 600ps)(1) What is a clock period of these two processors? (2 point per each processor)

학교| 2022.12.26| 8페이지| 2,000원| 조회(335)

족보, 컴퓨터구조, 중앙대, 중대, 기말, 컴구, 컴구 족보

미리보기

닫기