"gate" 검색결과 341-360 / 9,339건

• 

  연세대학교 기초디지털실험 1주차 결과레포트

  There are various kinds of gate such as AND, OR, NOT and XOR. ... FPGA, Field Programmable Gate Array is an integrated circuit designed to be constructed by a customer ... Design Source Add & CreationAfter creating project in right path, we should make specific logic gate

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  디지털 논리실험 8주차 예비보고서

  1.1 Gated D Latch의 동작에 대해 설명하시오. Gated D Latch는 D와 EN을 입력 값으로 갖고, Q와 를 출력 값으로 가진 다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.04.11

  다운로드 장바구니
• 

  공통 소오스 및 공통 게이트 트랜지스터 증폭기 결과 레포트

  공통 soure 공통 gate 공통 soure 공통 gate 이론 결과 이론 결과 이론 결과 이론 결과 이론 결과 이론 결과 -9.23 -6.97 7.013 7.11 999.7kΩ ... 2N2823 7.01255 7.11 180.3 154.8MΩ 2.4kΩ 1.98kΩ 표 14-7 중폭기들의 전압이득과 입출력 임피던스 요약 AV Zi Zo 공통 soure 공통 gate ... 1.98kΩ (1) 공통 source 회로의 바이어스 1.1) CS JFET 교류 전압이득 1.2) CS JFET 입력 임피던스 1.3) CS JFET 출력 임피던스 (2) 공통 gate

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.08

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

  1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. ... 반대의 경우도 마찬가지로 동작합니다.1.2 D Flip-flop의 동작에 대해 설명하시오.EN이 HIGH 일 때 입력 D의 상태가 바로 Latch의 상태였던 Gated D Latch와는

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  17세기 사천왕상 天王門의 건축형식 展開에 관한 연구

  This study is basically about four-guardian-statutes-building-gate in 17th Century. ... Third, it began to build Ik-gong style four-guardian-statutes-building-gates in 1676 at Su-ta-sa. ... The buildings including four-guardian-statutes-building-gate of Song-gwang-sa built in 1636 probably

  논문 | 14페이지 | 4,600원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  반도체공정 Report-4

  의 증가는 gate oxide에서의 에너지 전달이 더 잘 되게 하여 gate controllability를 증가시키는 방법이다. ... 또한 trap state가 더 많아서 carrier가 gate insulator에 trap되기 쉽다는 문제도 있다. ... Gate insulator에 carrier가 trap되면 threshold voltage가 변하는 등의 문제가 발생한다.

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.11 | 수정일 2021.04.13

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

  실습 준비물 부품 스위치 : 2개 AND gate 74HC08 : 2개 OR gate 74HC32 : 1개 Inverter 74HC04 : 2개 NAND gate 74HC00 : 1개 ... NOR gate 74HC02 : 1개 XOR gate 74HC86 : 1개 사용장비 오실로스코프(Oscilloscope) : 1대 브레드보드(Bread board) : 1개 함수발생기 ... 출력을 연결한다. ④ 오실로스코프의 화면으로 NAND gate의 출력 파형이 truth table에 따라 정상적으로 작동하는지 확인한다. ⑤ NAND gate의 전원 단자에 걸리는

  리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  신제품의 성공가능성을 높이는데 있어, NPD 프로세스의 초기단계 (사업기회발굴~기획) 활동이 필요한 이유

  스테이지 게이트 프로세스와 신제품 개발 한편 스테이지 게이트 프로세스(stage gate process)란, 앞서 살펴보았던 NPD 프로세스의 한 종류로도 이해할 수 있으며 구체성과 ... 요인에 관한 사례연구 : IT제품에서 Automotive 제품으로, 韓國IT서비스學會誌 第15卷 第4號, 2016.12 임세미(외), 국가연구개발사업의 성과 관리를 위한 Stage-Gate

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.14

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 12주차 예비레포트+MATLAB코드+LTSpice회로 - CG/CD Amplifier Characteristics

  I.IntroductionI.1.Goals본 실험에서는 common gate amplifier와 common drain amplifier에 대하여 시뮬레이션과 회로 실험을 통해 performance ... ]).이에 대한 성능 parameter들은 회로이론에 의해 다음과 같이 정의 또는 도출된다.II.3.CD Amp[Common-Drain Amplifier]참고문헌 [3]에 따르면 gate와 ... AnalysisOperating point에서 충분히 작은 AC signal을 입력했을 때 출력의 변화를 통해 I-V characteristic을 분석하는 방법이다.II.2.CG Amp[Common-Gate

  리포트 | 5페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 결과보고서

  실습2 (Gate Primitive를 이용한 AND게이트 설계) 실습2에서는 각각의 위 실습1과 같이 AND게이트를 설계하는 것이 목표이지만 비트 연산자를 사용하는 방식이 아닌 Gate ... 응용과제(1비트 전가산기 회로 Gate primitive 설계) 응용과제는 1비트의 전가산기 회로를 Gate primitive 방법으로 설계하는 것이었다. 1비트 전가산기는 여러 개의 ... 위 사진처럼 Gate Primitive 방식을 사용하였는데, 비트 연산자 대신에 and라는 명령어를 써서 AND 게이트를 설계하였으며 테스트 벤치의 내용 역시 똑같이 수정하였다.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  전자회로 실험 과제

  Amplifier 실험목적: MOSFET의Common Gate 증폭기와 Common-Source and Common-Gate 증폭기를 설계하고 동작을 실험한다. ... 결과보고서 실험제목: MOSFETCommonGateAmplifier 이름: 이** 실험날짜: 2016 11 30 제출날짜: 2016 12 07 실험 10-MOSFET Common Gate ... V _{DD}=10V ● Saturation 영역 동작 조건: V _{D} >V _{OV} +V _{swing} Discrete 바이어스 회로를 이용한 Common-Gate 증폭기

  리포트 | 3페이지 | 1,000원 | 등록일 2022.03.08

  다운로드 장바구니
• 

  사출금형 스프루,게이트,러너

  금형 제작 시 여러 명칭으로는 금형 노즐, 스프루부시 등으로 칭한다. 02 게이트(gate) 2-1) 게이트(gate)의 용도 게이트는 러너와 캐비티를 연결하는 중간 매체이다. ... 종류에 대한 것을 조사하기 1 과목명 : 사출금형설계 담당 교수님 : 소속학과 : 여기에 입력 학번 : 이름 : 목 차 01 스프루(sprue) 1-1 스프루의 용도 02 게이트(gate ... 게이트는 캐비티에 용융 수지를 메우도록 안내하는 기능과 충전 완료 후 캐비티 내의 수지가 역류하는 것을 방지하는 기능 하고 있다. 2-2) 게이트(gate)의 종류 표 게이트의 종류

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.27

  다운로드 장바구니
• 

  Silicon on insulator

  Interface coupling은 한 channel의 전기적 특성이 반대쪽 gate에 적용된 bias에 따라 달라지는 것을 말하며, front gate measurement는 BOX ... 및 BOX/Bulk Si interface로부터 기여될 수 있고, back gate bias에 크게 의존한다. ... 또한 Coupling factor는 gate oxide와 BOX 사이의 두께 비율과 거의 동일한 것을 알 수 있다.

  리포트 | 16페이지 | 1,000원 | 등록일 2022.09.11

  다운로드 장바구니
• 

  낙동강하구의 어류 이동성 향상을 위한 수문운영 방안 제안

  Since their habitat and migration characteristics vary widely, the sluice gate operation considering ... Moreover, we selected the target fish species for each month and suggested the sluice gate operation ... each fish species by calculating the average flow velocity according to the type and the height of the gate

  논문 | 13페이지 | 4,500원 | 등록일 2023.04.03

  다운로드 장바구니
• 

  A+ 연세대학교 기초아날로그실험 4주차 결과레포트

  만약 NAND gate의 Input 개수가 바뀐다면 그만큼의 PMOS를 추가로 병렬 연결해주면 손쉽게 해당 NAND gate를 만들 수 있다. ... [실험 3] Logic gate (NAND) 3.1 실험결과 그림 11과 같이 3개의 PMOS를 이용하여 3 Input NAND gate를 구현하였다. 3개의 PMOS의 Drain에 ... 같이 작동하는 것을 확인할 수 있다. 3.2 결과 분석 및 토의 우리가 Digital Writer를 이용하여 Gate에 전압을 가할 때 위 회로에서 노란색 LED가 Gate에 연결이

  리포트 | 16페이지 | 1,000원 | 등록일 2023.07.03

  다운로드 장바구니
• 

  Term_Project_보고서_1조

  and gate에서 나온 두 값들을 or시켜주고 carry값과 0을 or gate에 넣어서 carry값이 나오게 한 다음 두 개의 or gate에서 나온 값들을 다시 or gate를 ... )과 7432(or gate)를 사용하여 다음 74283(FULL ADDER)에 넣어주었다. 3 개의 or gate를 사용하여 and gate에서 나온 두개의 값들을 더해주고 carry값과 ... )와 7432(or gate)를 사용하여 2번째 74283(FULL ADDER)에 넣어주었다. 3 input or gate의 소자를 구하지 못하여 3 개의 or gate를 사용하여

  리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  [예비보고서] 7.논리함수와 게이트

  (답안) [NAND Gate] [NOR Gate] [XOR Gate] [XNOR Truth Table & XNOR Gate Design] XNOR 게이트는 두 입력이 모두 0이거나 ... 본 실습에서 사용 하는 NAND gate 74HC00의 구성을 살펴보면, PMOS와 NMOS가 상보적으로 동작하는 CMOS를 이용한 논리 게이트이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  반도체공정1 2차 레포트

  Floating gate flash memory & Charge trap flash memory (1) Floating gate flash memory NAND 이전의 Planar ... 구조 Flash에서는 전도체인 Doped poly-Si로 이루어진 Floating gate를 charge trap layer로 이용했다. ... Channel의 전자들이 Tunneling Oxide를 통과해서 Floating gate로 넘어가면 Program (PGM)이 되고, 반대로 전압을 걸어줘서 전자를 Channel로

  리포트 | 9페이지 | 2,000원 | 등록일 2020.10.16

  다운로드 장바구니
• 

  일반물리실험1 속력측정 A+ 결과레포트

  사용한 속력 측정 1) ㄷ자 형태로 생긴 두 gate와 디지털 타이머를 전선잭으로 연결한다. gate A, B를 적당한 간격으로 놓고 공을 통과시키면, 타이머가 두 gate를 지날 ... gate 사이의 거리와 타이머에 표시된 시간차로부터 구할 수 있다. photo-gate를 사용하여 레일 위를 달리는 구슬의 속력을 다시 측정해서 그래프로 그려보라. ... 각 측정 모드의 특징을 알게 되었다면 보고서에 기록해둔다. gate A, B를 놓고 손가락을 통과시켜 시간차가 올바로 측정되는지 시험해본다. 2) gate를 지나는 물체의 속력은 두

  리포트 | 6페이지 | 2,000원 | 등록일 2021.09.11 | 수정일 2023.04.14

  다운로드 장바구니
• 

  고려대학교 디지털시스템실험 A+ 6주차 결과보고서

  본 실험을 통하여 gate level modeling을 이용한 latch와 flip flop의 설계 및 behavioral modeling을 이용한 counter와 shift register의

  리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

  다운로드 장바구니