"전가산기" 검색결과 141-160 / 7,463건

• 

  [전자공학실험] ASIC 설계 전가산기 MUX

  {[표 1-1] 전가산기 진리표[그림 1-2] 전가산기 카르노도{그림 1-2의 전가산 카르노 도에서 합(S)을 얻기 위한 논리 함수는 다음 식과 같이 구할 수 있다자리 올림 Cn은 ... 두 자리 2진수와 자리올림을 함께 덧셈하는 회로를 전가산기(FA : full adder)라 한다. ... {위의 두 가지 식을 동시에 구할 수 있도록 게이트를 연결하면 그림 1-3와 같이 설계할 수 있다{[그림 1-3] 전가산기그림 1-3에서 두 개의 반가산기가 사용되고 있음을 알 수

  리포트 | 8페이지 | 1,500원 | 등록일 2002.03.29 | 수정일 2021.12.21

  다운로드 장바구니
• 

  디지털논리 verilog이용 full adder(전가산기)구현 (Max2 Plus)-추가구현:nand-nand 로 만든 full adder

  # Max2 Plus《 디지털 논리 》- Full adder 구현 -1. 문제개요Veliog를 이용하여, full adder 구현2. 문제분석xyzcs0*************101110100001011011010111113개의 입력input x,y,z과 2개의 oup..

  리포트 | 8페이지 | 1,500원 | 등록일 2008.07.25

  다운로드 장바구니
• 

  [회로실험] 전기회로 실험 멀티심을 이용한 전가산기(Fulladder) 실험 결과리포트(예비포함)

  xy+(x’y+xy’)z = xy+(xy)zS의 카르노 맵S = x’y’z+x’yz’+ 하면, Pi, Gi에 대한 논리식은 다음과 같다.Pi = Ai ○+ BiGi = AiBi또한 전가산기의 ... 자리의 자리올림과는 관련없이 계산될 수 있음을 알 수 있다.그림 3에 4비트 Look-ahead Carry 가산기 회로를 나타내었다. ... 참고로 Look-ahead Carry를 생성하는 기능을 갖는 TTL로는 74182 칩이 있다.그림 3. 4비트 Look-ahead Carry 가산기 회로Method of The ExperimentMultisim

  리포트 | 21페이지 | 2,000원 | 등록일 2004.06.09

  다운로드 장바구니
• 

  가산기, 감산기 설계

  실험 제목 ① 반가산기 ② 반감산기 ③ 전가산기 ④ 전감산기 2. 실험 목적 가산기, 감산기의 원리를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다. ... 가산기는 덧셈 회로이고 반가산기(HA) 2개를 합쳐서 전가산기(FA)를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) 2개를 합쳐서 전감산기(FS)를 만들 수 있다. ... 입력 스위치 B를 Low(0) A를 High(1)로 조작하면 출력 LED D는 High(1) K는 Low(0)가 나온다. ③ 전가산기의 원리 전가산기는 2진수 입력 2개와 아랫자리에서

  리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  디지털회로실험 가산기 결과보고서

  고찰 이번 실험을 통해 2진수 시스템에서 반가산기와 전가산기에 대해 알아보고 NAND게이트를 통해 구현해보았다. ... [전가산기 pin 연결도] [전가산기 회로] C _{i n } (V)B(V)A(V)S(V)C _{out} (V) 0 0 0 off off 5 0 0 on off 0 5 0 on off ... 반가산기와 전가산기를 구성할 때 점프선의 연결이 굉장히 복잡했는데, 점프선의 부족으로 인해 마지막 실험은 하지 못했다. 반가산기는 2진수의 덧셈을 수행하는 논리회로이다.

  리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

  반가산기 실험2. 전가산기 실험3. 반감산기 실험4. 전감산기 5. 실험 과정 실험1. ... 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 - 전가산기는 반가산기에 존재하던 입력 A, B이외에 추가적인 입력 C _{"in"} ... 따라서 C _{out}는 AND Gate와 같은 동작을 한다고 볼 수 있다. 2) 전가산기 A B C _{"in"}S C _{out} 0 0 0 0 0 0 0 1 1 0 0 1 0

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

  응용과제(리플캐리 전가산기 작성) 응용과제는 이전에 작성한 전가산기를 불러와 4비트 리플캐리 전가산기를 만드는 과제이다. ... 또한 이전에 만들었던 전가산기를 불러와 Symbol로 사용했기에 전가산기의 모양이 간략화되었다. ... 실습4(반가산기 불러오기를 통한 전가산기 작성) 실습4에서는(실습3은 건너뛰었음) 이전에 만들었던 반가산기를 불러와 툴에서 사용할 수 있는 Symbol로 만들어 사용하여 전가산기를

  리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  홍익대학교 집적회로 최종 프로젝트

  시뮬레이션을 통한 전 입출력 파형 분석 1) 1비트 전가산기의 원 진리표 A B Cin S Cout 캐리 상태 0 0 0 0 0 Delete 0 0 1 1 0 0 1 0 1 0 Propagate ... < CAD Assignment #2 > 1. 1비트 전가산기 논리회로 분석 및 변환 Fig. 1 1) NAND게이트, NOR게이트 인버터만 layout할 수 있는 Microwind ... Fig. 3 4) 최종적으로 Microwind로 layout을 수행하기 위한 1비트 전가산기 회로는 위 내용들을 참고하여 다음과 같은 구성 으로 변경 가능(7개의 NAND 게이트,

  리포트 | 18페이지 | 5,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 결과보고서

  실습2 (1비트 전가산기 설계) 실습2에서는 각각의 위 모듈 인스턴스와 행위수준 모델링, 두 가지의 방법으로 1비트 전가산기를 설계하였다. ... 즉 전가산기 진리표와 일치하는 결과가 도출되었다. 3. 실습3(4비트 가산기 행위수준 모델링 사용 설계) 실습3에서는 4비트의 입력값을 받는 4비트 가산기를 설계하는 것이다. ... 또 위 사진처럼 행위수준 모델링을 사용하여 always, if문을 사용하여 1비트 전가산기를 작성하였다.

  리포트 | 11페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

  실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다. (2) One bit 전가산기 1) 1비트 반가산기의 module instantiation module ... 실험 결과 (1) One bit 반가산기 1) if 문을 사용하는 Behavioral Level modeling Behavioral Level modeling 이용한Half_adder ... 두가지 방법 module instantiation와 Behavioral level modeling(if 문 사용)모두 같은 결과를 도출함을 확인할 수 있었다. (3) Four-bit 가산기

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  VHDL-1-가산기,감산기

  0 1 0 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 0 2.1 소스코드 설명(Schematic) XOR 게이트를 전가산기에 ... 입력되기 전에 넣는다. ... 이용하기위해 포트맵으로 지정해준다. -- 반가산기와 마찬가지로 OR 게이트도 지정한다. -- X, Y의 입력으로 만들어지는 반가산기의 출력 sum을 temp1, carry를 temp2로

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 1주차 결과보고서

  전가산기 회로 구현 실습5는 전가산기 회로를 만드는 것이었다. ... 전가산기는 반가산기 2개와 추가적인 OR회로로 구성되어있는 회로인데 하나의 소자에 4개의 논리회로가 있는 7486, 7432 TTL을 하나씩 사용하고 7408 TTL을 사용하여 회로를 ... 컴퓨터를 비롯한 여러 전자기기의 연산장치에 기본적으로 들어가는 논리회로인 반가산기와 전가산기 역시 가장 기본이 되는 논리회로 몇 개를 조합하면 실제 구현이 가능하다는 것도 배웠다.

  리포트 | 10페이지 | 1,000원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기 설계 1. 실습목적 전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. ... 전감산기의 블록도 4. ... 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  가산증폭기 - 전기전자실험2

  두 입력측에 대한 가산 연산 증폭기의 두 입력 측을 사용하는 가산 증폭기 은 비반전과 반전입력을가진 가산기 회로이다. ... 실험 4 가산증폭기 담당교수 분반, 조 조장 조원 조원 제출 날짜 목차 1. 실험 목적 2. 관련 이론 (1) 연산증폭기 (2) 가산증폭기 3. 설계 4. 실험 1. ... (차동 증폭회로) (2) 가산 증폭기(Summing Amplifier) 가산 증폭기 이 회로는 각 입력신호를 증폭하며 각각의 입력에 대한 이득은 귀환저항에 입력저항을 나눈 것이다.

  리포트 | 7페이지 | 2,000원 | 등록일 2022.09.18 | 수정일 2022.09.19

  다운로드 장바구니
• 

  부경대학교 전자회로실험 보고서_멀티플렉서와 디멀티 플렉서

  전가산기 그리고 2bit 덧셈기를 만들어 보았다. ... 전가산기를 구성할 때에는 NOT게이트가 필요하여 74LS04칩을 사용하였다. ... 저번 실험인 NAND게이트를 사용하여 반가산기와 전가산기를 구성하였을 때 보다 실험이 더 수월했던 것 같다. LED불빛으로 입력에 따른 출력이 제대로 나오는지 확인할 수 있었다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.06.03 | 수정일 2023.12.08

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

  실험목적 TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다. 2. ... [반가산기 실습 회로] 5) 실습 5 : 전가산기 회로실험 (1) 교안의 회로를 참고하여breadboard회로를 구성한다. (2) TTL(7486 XOR Gate IC/7408 AND ... 시뮬레이션 결과 1) 실습 2 : OR 게이트 PSpice 결과 2) 실습 3 : XOR 게이트 PSpice 결과 3) 실습 4 : 반가산기 PSpice 결과 4) 실습 5 : 전가산기

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

  if문을 사용하는 Behavioral Level modeling 1bit전가산기는 module instantiation와 Behavioral Level modeling 4bit전가산기는 ... 예상 결과 본 실험에서는 자일링스 프로그램을 통해 조합회로인 1bit반가산기, 1bit, 4bit전가산기, 4bit 비교기를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 1bit반가산기는 ... Half_adder test bench Half_adder simulation Half_adder pin (2) One bit 전가산기 1) 1비트 반가산기의 module instantiation

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  실험 4의 경우 반가산기, 전가산기의 관계와 비슷하게 반감산기 2개와 OR 게이트로 전감산기 회로를 구성하였다. ... 고찰 기본적인 Logic gate를 이용해서 가산기와 감산기를 구성해보고 반가산기와 전가산기, 반감산기와 전감산기에 대해 학습하여 실험을 통해 예상 값과 비교해보았다. ... Bi 전감산기 회로의 구성은 전가산기와 마찬가지로 반감산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  실험2. 가산기 예비보고서

  가산기 1. 실험 목적 본 실험을 통해 ■ 반가산기에 대해 알아본다. ■ 전가산기에 대해 알아본다. ■ 2비트 덧셈기에 대해 알아본다. 2. ... AB CS 00 00 01 01 10 01 11 10 2.1.2 전가산기 전가산기는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. ... 전가산기는 또한 반가산기 두 개를 이용하여 연결할 수 있다. A와 B를 첫 번째 반가산기에 연결하고 그 출력값을 두 번째 반가산기의 입력에 연결한다.

  리포트 | 5페이지 | 1,500원 | 등록일 2022.05.26

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

  2.Full Adder(전가산기)전가산기는 반가산기에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. ... 표 2를 보면 전가산기의 진리표를 확인할 수 있다. 진리표의 Cout과 Sum의 결과를 확인하여 그림 4와 같은 전가산기의 회로를 만들 수 있다. ... 그림3을 보면 전가산기에서 사용되는 용어가 반가산기와 비슷하지만, 다르게 Cin, Cout이 사용된다.

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니