[중앙대학교 A+] 피드백 증폭기(Feedback Amplifier) 예비보고서
- 최초 등록일
- 2022.04.30
- 최종 저작일
- 2021.05
- 10페이지/ 어도비 PDF
- 가격 1,000원
소개글
"[중앙대학교 A+] 피드백 증폭기(Feedback Amplifier) 예비보고서"에 대한 내용입니다.
목차
1. 목적
2. 설계실습 준비물
3. 설계실습 계획서
3.1 Series-Shunt 피드백 회로 설계
3.2 Series-Series 피드백 회로 설계
본문내용
1. 목적
피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 Series-Shunt 구조의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.
2. 설계실습 준비물
Function Generator 1대
Oscilloscope(2channel) 1대
DC Power Supply(2channel) 1대
Digital Multimeter (이하 DMM) 1대
MOSFET – IRF5305(P-Channel) 1개
OP Amp – UA741CP 1개
LED : BL-B4531 1개
Resistor 1 kΩ 4개
Resistor 100 Ω 2개
가변저항 10 kΩ 1개
3. 설계실습 계획서
3.1 Series-Shunt 피드백 회로 설계
(A) 그림 1 회로를 simulation하기 위한 PSPICE schematic을 그린다. 전원 전압원은 12 V로 고정하고 입력저항 및 부하저항을 1 kΩ, 피드백 저항은..
<중 략>
(C) 단계 3.1 (A)과 3.1 (B)에서 얻어진 transfer characteristic curve를 비교하고 분석하라.
단계 3.1 (A)와 3.1 (B)에서 얻은 각각의 입출력 transfer characteristic curve는 동일하다. <그림 1>의 회로는 Op amp 하나와 PMOS를 이용한 전압 레귤레이터 회로이다. 이론부 89쪽에 의하면 이 회로는 입력이 Sereies 구조이고, 출력이 Shunt 구조이므로 Op amp의 이득이 충분히 크다고 하면 입력 임피던스는 ∞이고 출력 임피던스는 0 Ω에 가까운 값이 된다. 따라서 입력 임피던스 RS가 바뀌거나 부하 임피던스 RL이 바뀌더라도 입출력 전압 이득은 항상 일정하게 유지된다.
참고 자료
없음