전자회로 예비4주차
- 최초 등록일
- 2021.05.27
- 최종 저작일
- 2021.03
- 10페이지/ MS 워드
- 가격 1,000원
소개글
"전자회로 예비4주차"에 대한 내용입니다.
목차
1. Theory
2. Experimental method ( P-spice simulation, experiment procedure )
3. Prediction experiment result
본문내용
1. Theory
1.mosfet의 구조
MOS는 금속-산화물-반도체(Metal-Oxide-Semiconductor)를 의미함.
(수평) 기판(서브스트레이트) 위에, 소스,게이트,드레인으로 구성된, pnp 또는 npn 접합 구조
- 소스(Source, S) : 전하 캐리어의 공급
- 게이트(Gate, G) : 전하 캐리어의 흐름 조절
- 드레인(Drain, D) : 전하 캐리어의 흡수
- 서브스트레이트(Substrate/Body, B) : 물리적 지지대 역할의 기판
층별 대표적인 재료 형태
. 게이트(Gate) : 금속에 가까운 고 농도 Poly Silicon
. 산화막(Oxide Layer) : 얇고 우수한 절연층 (SiO₂)
. 기판(Substrate/Body) : n형 또는 p형 실리콘 반도체
2.. MOSFET 동작영역 구분
Cutoff, Triode: `스위치` 역할
Saturation : `증폭기` 역할
(1) MOSFET 차단 영역 (Cutoff)
-동작 특성 : 디지털 논리소자에서 열린(개방) 스위치 처럼 동작
-전압 조건 : vGS < Vth (vDS는 영향 없음)
- 문턱전압 보다 낮은 게이트 전압
-전류 흐름 : 드레인 - 소스 간에 전류 흐름 없음 (차단 상태)
iD = 0 즉, 전도 채널 형성 없음
<중 략>
3. Prediction experiment result
첫번째 실험에서는 VGS를 3.7V로 고정후 VDS를 증가시키며 측정한다. 처음에는 triode region으로 선형적으로 전류가 증가할 것이며, 특정한 VDS값을 넘어가면 전류는 일정하게 유지될 것으로 예상된다. 하지만 실제측정에서는 saturation region 에서도 채널 길이 변조 효과에 의해 전류는 증가할 것이다. 두번째 실험에서는 VDS를 6V로 고정후 VGS를 증가시키며 실험을 한다.
참고 자료
없음