VLSI설계및실험Practice1

목차

1. addcnter.v
2. addcnter_TB.v
3. DFF.v
4. ripplecarrycounter.v
5. ripplecarrycounter_TB.v
6. TFF.v
7. VLSI설계및실험Practice1.hwp

본문내용

실험제목
Verilog simulation tutorial
1. 5-bit Ripple Carry Counter
2. 5-bit Adder based Counter

실험결과
1. 5-bit Ripple Carry Counter Design
D Flip-Flop과 Inverter를 이용하여 T Flip-Flop을 만들고
T Flip-Flop의 Q를 각 Clock에 연결하여 Ripple Carry Counter를 만들었다.

2. 5-bit Adder based Counter Design
Adder를 이용하여 Flip-Flop의 결과값과 1을 더하여 Counter를 만들었다.

4. Design Compiler
Design Compiler 의 경우 X-manager를 이용하여 서버에 연결한 후 design vision이라는 프로그램을 활용하였다.
여기서 ModelSim에서 Coding한 .v 파일들을 불러와 사용할 수 있었다.
다음은 Design Compiler를 이용한 각 Counter의 Block Diagram이다.
대략적인 그림을 살펴보면 Adder based Counter가 크기가 더 큰 것을 유추해 볼 수 있다.

5. Synthesis
Clock을 설정하고 Compile을 하여 timing과 area를 report한 결과는 다음과 같다.
여기서 Ripple Carry Counter는 area만 표기하였다.

참고 자료

없음

압축파일 내 파일목록

addcnter.v
addcnter_TB.v
DFF.v
ripplecarrycounter.v
ripplecarrycounter_TB.v
TFF.v
VLSI설계및실험Practice1.hwp