실험2 전류-전압 변환회로(결과)
- 최초 등록일
- 2013.06.20
- 최종 저작일
- 2013.03
- 7페이지/ 한컴오피스
- 가격 1,500원
목차
I. 전압-전류 변환기
II. 전류-전압 변환기
III. 전류 증폭기
IV. 추가 실험
1. 실험 동기
2. 준비물
3. 실험 과정
4. 결과분석 및 고찰
본문내용
식에 의해서 이득 비율은 항상 1이상으로 나오게 되는데 이번 실험은 이상적인 저항값에 따르는 이론값이 11배(-제외) 였지만, 실제 저항값의 오차에 따라서 예상되는 증폭비율이 조금 줄었다고 보면 된다. 실제로 피스파이스 시뮬레이션 값보다 작게 나오는 것을 볼 수 있다. 앞선 다른 실험보다 큰 오차(소수점 1~2자리)를 가지는 실험이었는데 이것은 회로를 구성하고 있는 저항이 회로에서 얻어지는 이득에 큰 영향을 미치고 있다고 생각된다.
[ 추가 실험 ]
: 정궤환 조건하에서의 전압-전류 변환
1. 실험 동기
지난주 실험(부궤환 회로)과 이번 주 실험을 모두 종합하면 연산증폭기의 증폭단 동작 경우를(전압-전압, 전압-전류, 전류-전압, 전류-전류) 모두 실험을 하게 되었다, 4가지 실험모두 부궤환(Negative Feedback)조건하에서 실험했다. 덕분에 Op Amp의 근본적인 동작에 대한 의문이 생겼다. 꼭 부궤환을 걸어야만 증폭이 가능한 것인가, 반전단자가 아닌 비반전단자에 출력을 되돌리면(정궤환) 과연 어떤 식으로 동작을 할 것인가에 대해 궁금증이 생겼다.
2. 준비물
출력이 되돌아 가는 단자만 반전에서 비반전 단자로 바꾸어 주었으므로 기존의 준비물 외에 더 필요한 것은 없었다
참고 자료
없음