[전자회로설계및실험] 예비보고서 - JFET 바이어스 회로 13장

소개글

실험에 관련된 이론, 실험회로 및 시뮬레이션 결과(pspice파형포함), 실험방법및유의사항, 참고문헌을 깔끔하게 정리해 놓았습니다 *^^*

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과(pspice파형포함)
3. 실험방법및유의사항
4. 참고문헌

본문내용

실험에 관련된 이론

이 실험에서는 세 개의 바이어스 회로를 분석한다. 이론적으로 JFET를 바이어스하는 순서는 BJT와 같다. JFET의 드레인 특성곡선이 주어지고 JFET와 연결된 외부 회로가 결정된 경우 VDD, VDS, ID로 표현되는 부하선을 그릴 수 있다. 이 부하선과 드레인 특성곡선과의 교점이 JFET의 동작점을 결정하게 된다. 특성곡선은 JFET의 물리적 특성에 의해 결정되지만 부하선은 JFET와 연결된 외부 회로의 영향을 받는다.

실제로는 같은 종류의 JFET라도 드레인 특성곡선에 큰 차이가 있다. 따라서 제조사에서는 일반적으로 이 특성곡선을 공개하지 않고 그 대신 포화전류와 핀치 오프 전압을 규격표에 제공한다. 따라서 JFET의 동작점을 결정하기 위해 다른 접근방법을 쓸 필요가 있다.
먼저 특정한 JFET에 대해 VGS와 ID의 관계를 나타내는 트랜스컨덕턴스 곡선을 포화전류와 핀치 오프 전압, Shockley 방정식으로부터 구한다. 다음 JFET에 연결된 외부 회로에 민감한 바이어스 곡선을 구한다. 동작점은 이 두 곡선의 교점으로 결정한다.

JFET(Junction field-effect transistor)는 유니폴라(unipolar) 소자이다. n-채널 JFET의 전류 캐리어는 전자이고, p-채널 JFET의 전류 캐리어는 정공이다. n-채널 JFET에서 전류의 경로는 n-도핑된 게르마늄이나 실리콘이고, p-채널 JFET에서 전류의 경로는 p-도핑된 게르마늄, 실리콘이다. 전류의 흐름은 채널 내부에서 서로 반대로 도핑된 영역 사이에 생기는 공핍영역에 의해 조절된다. 채널은 각각 드레인과 소스로 불리는 두 개의 단자에 연결되어 있다. n-채널 JFET에서는 드레인이 양(+) 전압에, 소스가(-)전압에 연결되어 채널에 전류의 흐름이 형성된다. p-채널 JFET의 경우 인가전압의 극성은 n-채널 JFET와 반대이다.

게이트로 불리는 세 번째 단자는 공핍영역과 채널의 폭을 조절할 수 있는 매커니즘을 제공하며, 이를 통해 드레인과 소스 단자 간에 흐르는 전류를 제어할 수 있다. n-채널 JFET에서는 게이트에서 소스까지의 전압이 음전압으로 될수록 채널의 폭이 좁아지며 드레인에서 소스로 흐르는 전류는 작아지게 된다.
이 실험에서는 JFET의 다양한 전압과 전류 사이의 관계를 확립한다. 이 관계의 성질은 JFET 적용분야의 범위를 결정하게된다.

참고 자료

[1] 전자회로실험 제 10판. Robert L. Boylestad
[2] 네이버 백과사전
[3] 기초전자회로실험 (인터비젼) 교재
[4] Micro electronic Circuits Sedra∙Smith (OXFORD)
[5] http://blog.naver.com/abio2000?Redirect=Log&logNo=150077421904