전가산기 구성,2개의 4-입력 Multiplexer를 감산기로 사용(예비보고서)

소개글

전가산기 구성,2개의 4-입력 Multiplexer를 감산기로 사용(예비보고서)

목차

<9장 예비보고서>
목적
원리
1. 멀티플렉서(Multiplexer)
2. 멀티플렉서를 이용한 논리회로
3. 함수 발생(Function generation)
4. 전가산기(Full adder)
5. 전감산기(Full subtractor)
예비 과제
실험방법

본문내용

목적
1. 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.
2. 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.
원리
1. 멀티플렉서(Multiplexer)
멀티플렉서는 Nrodm ldlqfur 데이터에서 1개의 입력만을 선택하여 단일 channel로 전송하는 것을 말하고, demultiplexer는 이와 반대의 동작을 한다. 멀티플랙서의 논리식은
Y = S`(D0A`B` + D1A`B + D2AB` + D3AB)
가 되어 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위하여 사용 할 수도 있으며 다수의 RAM(random access memory)이나 ROM(read only memory)을 이용하여 논리회로의 합성도 가능하다.
2. 멀티플렉서를 이용한 논리회로
Y = A⊕B = A`B + AB`의 논리식을 티플렉서로 구성하는 경우는
Y= 1(0‧A`B` + 1‧A`B+1‧AB` + 0‧AB)
= A`B + AB`
3. 함수 발생(Function generation)
논리회로에서는 A, B, C 세 개의 입력 변수가 주어지면 8개의 논리함수를 만들 수 있다(ABC=000, 001, ‧‧‧, 111). 이렇게 만들어진 8개의 함수를 8-입력 multiplexer에 입력할 수 있고 이때 출력은 3개의 변수로 제어 가능하다.
4. 전가산기(Full adder)
74LS153은 전가산기를 구성하는데 사용할 수 있다. 내장된 2개의 multiplexer 중 하나는 합을 발생시키는데 사용하고, 다른 하나는 자리올림수를 발생시키는데 사용할 수 있다.

참고 자료

없음