"JK FF" 검색결과 101-120 / 243건

• 

  순서 논리회로 설계

  FF A JK FF B JK FF C 주제정하기 우리주변에서 순차회로가 사용되는 예는 매우 많다. ... Time Counter A+ B+ C+ Z Able rst Able rst Able rst rst X JA KA A′ C X C X X A' X A' X′ A JB KB JC KC JK ... 외부입력 1개 이상, 상태 수 5개 이상, 출력 1개 이상 상태도, 상태 표, 천이 표 작성 D FF, T FF, J-K FF, R-S FF을 이용하여 회로를 설계 ATM (현금 자동

  리포트 | 23페이지 | 2,000원 | 등록일 2012.10.17

  다운로드 장바구니
• 

  Flip-Flop

  따라서 이 FF의 이름은 Reset-Set Flip Flop이 되는 것이다. 그리고 Q'는 항상 Q의 반대 레벨이다. ... JK Qn+1 00 Qn 01 0 10 1 11 Q(부정)n ㅇ JK 플립플롭의 동작 JK 플립플롭은 J와 K가 모두 1인 때를 제외하고는 RS 플립플롭의 작동과 똑같다. ... 역할을 한다 ◐ JK Flip-Flop에서는 T Flip-Flop에서처럼 J=K=1일 때 출력이 반전될 뿐이다 ◐ 회로도로부터 JK Flip-Flop이 A와 B의 마스터와 슬레이브로

  리포트 | 4페이지 | 1,000원 | 등록일 2013.05.24

  다운로드 장바구니
• 

  flip-flop and counter design(결과)

  , (s1|s2)&clk); D_FF D_FF2(D2, Q2, (s1|s2)&clk); D_FF D_FF3(D3, Q3, (s1|s2)&clk); D_FF D_FF4(D4, rightOutput ... JK1(1'b1, 1'b1, reset, clk, A, AN); JK JK2(A & DN, A, reset, clk, B, BN); JK JK3(B & A, B & A, reset ... , clk, C, CN); JK JK4(A & B & C, A, reset, clk, D, DN); endmodule module JK(J, K, reset, clk, Q, QN);

  리포트 | 13페이지 | 1,000원 | 등록일 2011.07.09

  다운로드 장바구니
• 

  연세대학교 2008년 디지털 논리회로 토카안/김홍식/테오벵진 교수님 프로젝트(플립플롭을 사용한 스톱워치 설계)

  플립플롭은 우리가 알고 있는 4가지를(SR FF, JK FF, D FF, T FF) 간단하게 함수로 만들어 스톱워치를 만드는 데에 사용하게 된다.

  리포트 | 10페이지 | 2,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

  Flip-Flop(FF) 1.Latch -Asynchronous(비동기) -입력에 의해 출력이 변화하는 기억소자 -RS latch, Level-sensitive RS latch, JK ... Flip-Flop(FF), DFF, Synchronous reset vs. ... latch 2.Flip-Flop(FF) -Clock을 사용 -클럭에 따라 출력이 변화하는 기억소자 -초기화를 위한 동기/비동기 입력이 있을 수 있음(reset) -RSFF, DFF

  리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 레포트

  디지털로직 실험 -실험 J-K플립플롭- 실험 목표 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트. 토글 모드에서 주파수 분할 특성 관찰. J-K 플립플롭의 전달 지연 측정. 사용 부품 74LS76A 2조 J-K 플립플롭 LED: 적색1개, 녹..

  리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

  다운로드 장바구니
• 

  디지털실험 - 실험 12. 쉬프트 레지스터 예비

  JK 플립플롭 4비트 우 쉬프트 레지스터 4비트 좌 쉬프트 레지스터 예비보고서 4) 회로에 대해 다음의 입력파형에 대한 FF의 출력 D, C, B, A를 그리고,

  리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  플립플롭을 이용한 프로젝트 발표

  , FF 의 두 입력선을 묶어서 한 개의 입력선으로 구성한 FF M/S 출력 측의 일부가 입력 측에 Feedback 되어 유발되는 레이스 현상을 없애기 위해 고안된 Flip-Flop ... Flip-Flop 특 징 RS 기본 Flip-Flop, S 와 R 선의 입력을 조절하여 임의의 Bit 값을 그대로 유지시키거나 무조건 0 또는 1 의 값을 기억시키기 위해 사용 JK ... 입력하는 값을 그대로 저장하는 기능 수행 RS 의 R 선에 인버터를 추가하여 S 선과 하나로 묶어서 입력선 구성 T T=0 인 경우 변화가 없고 T=1 인 경우 현재의 상태를 토글시킴 JK

  리포트 | 19페이지 | 3,000원 | 등록일 2013.03.17

  다운로드 장바구니
• 

  논리예비7 시프트 레지스터(Shift Register)

  . < n비트 레지스터 => n개의 플립플롭 > - 회로입력 1101이 클록 펄스에 따라서 들어가면 FF1~FF4는 0000 상태에서부터 1000-0100-1010-1101과 같이 ... 변한다. < n비트 레지스터 => n개의 플립플롭 > - 공통의 클록 입력하여 다음 상태로의 이동 제어 - 4개의 JK 플립플롭을 동시에 상승 펄스로 데이터를 레지스터에 저장 - Clear

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

  다운로드 장바구니
• 

  [verilog] D,T,SR,JK 플립플롭,카운터,Johnson Counter,shift register 구현

  > `timescale 1ns/10ps module tb_CP_JK_FF; reg j,k,clk,clr,preset; wire q,q_bar; CP_JK_FF u5(q,q_bar,clk ... ① D, SR, JK, T 플립플롭 Coding D플립플롭 -입력값이 그대로 출력값으로 나오는 특징을 지님 module D_FF(q,q_bar,clk,d); input ... 'b1; #10 clr=1'b0; #10 clr=1'b1; #10 preset=1'b0; #10 preset=1'b1; end endmodule JK-FF을

  리포트 | 32페이지 | 3,500원 | 등록일 2007.12.06

  다운로드 장바구니
• 

  [텀프로젝트] 디지털소자를 이용한 간단한 야구스코어 보드 제작

  오른쪽의 AND 게이트의 입력은 BALL 회로에서 두 번째 JK-FF의 Q와 첫 번째 JK-FF의 와 연결되어 있다. ... 왼쪽의 AND 게이트의 입력은 STRIKE 회로에서 두 번째 JK-FF의 Q와 첫 번째 JK-FF의 와 연결되어 있다. ... 회로의 JK-FF은 클럭이 0에서 1로 바뀔 때 동작하여 출력값이 나오게 된다.

  리포트 | 8페이지 | 2,500원 | 등록일 2011.06.10

  다운로드 장바구니
• 

  카이스트 전자공학실험2 실험2 Sequential Logic Circuit Design 결과보고서

  똑같은 counter를 만들더라도 JK FF으로 만들 수도 있고 D Flip-Flop으로 만들 수도 있다. ... D, T-FF SR, JK-FF Pros Less # Expressions More DCs Cous Less DCs More # Expressions < J-K Flip-Flop > ... 대개의 경우 JK FF을 사용하여 논리 gate의 수를 대폭 줄일 수 있고 배선을 간단하게 할 수 있다. 각각의 장단점을 정리해보면 아래와 같다.

  리포트 | 10페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니
• 

  RS와D플립플롭실험(결과)

  이것을 보완해서 나온 것이 JK 플립플롭이라고 한다. (다음 실험 주제이다.) D 플립플롭은 입력이 하나(D)인 플립플롭으로 set 역할을 한다. ... 따라서 RS-FF에서 R=S=1인 상태를 사용하지 않는다. (10) 다음에서 RS-FF를 구성할 수 있는 것은? ... 타이밍도는 이론값에 근거해서 추정해본 그림입니다. (2) 실험 2 : D-FF의 실험 입력 전압 5V를 걸어주었다. 클럭신호를 Vcc에 걸어주었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니
• 

  전기전자회로실험 - 레지스터 및 시프트레지스터

  를 JK FF 로 변형하여 구성한 Shift Register CONTENTS - 순환형 시프트 레지스터 / Shift Register 의 맨 상위 Bit 출력 을 맨 하위 Bit ... 를 한 개의 단위로 묶어놓은 것을 n Bit Register 라고 함 / Data 저장을 염두하고 만들어진 D FF 가 주로 사용 D FF IC 7474 CONTENTS CONTENTS ... 레지스터 및 시프트 레지스터 INDEX 기초이론 예비보고서 풀이 기초이론 1 CONTENTS - 레지스터 (Register) / n Bit 의 Data 를 저장하기 위해 n 개의 FF

  리포트 | 21페이지 | 1,500원 | 등록일 2011.11.07

  다운로드 장바구니
• 

  디지털실험 - 실험 13. 비동기 계수기 예비

  고찰 이번 시뮬레이션은 위와 같이 JK플립플롭 회로를 구성하여 클럭의 상승이 총 16번이 될 때 까지 관찰하여 측정하는 시뮬레이션이다. ... 예비보고서 4) 회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고, 출력이 0-9까지 10진수로 증가하도록 나타내어라.

  리포트 | 12페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  [MaxPlus] 디지털 시계 회로 설계

  목표가정에서 흔히 볼 수 있는 Digital Clock을 JK/FF과 논리 게이트를 이용하여 회로를 설계할 것이다. ... /FF이 High에지이기 때문에NOT 논리 게이트를 이용하였다. ... 되돌아 갈 때 십의자리6진카운터로 클럭을 넘겨줘야 하기 때문에10진카운터의 MSB가 High에서 Low로 떨어질 때 십의자리 6진 카운터로 클럭을 넘겨 주었다.클럭을 넘겨줄 때,JK

  리포트 | 10페이지 | 1,000원 | 등록일 2008.11.13

  다운로드 장바구니
• 

  [전기 전자]플립플롭(Flip-Flop)

  JK FF기호 진리표 파형 클럭이 부착된 J-K 플립플롭 - 74LS70은 JK Edge Triggered FF 이다. ? 4. ... JK 플립플롭 - JK FF을 기호로 표시하면 다음과 같다. C D 0 0 (전 상태) 0 1 1 1 0 0 1 1 (토글) ? ... 각각의 상태간에 입력에 따른 상태변화도를 그려서, FF을 선정하고 각 FF의 입력 함수를 결정할 수 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2006.04.30

  다운로드 장바구니
• 

  동기식 카운터 예비보고서

  비동기식 RESET과 동기식 RESET 으로 동작하는 JK-FF이 있을 때, 이 두 종류의 플립플롭에서 RESET 신호에 따른 동작의 차이를 파형으로 표현하고, 설명하시오. ... RESET이 1이 되는 시간 A에서 클럭이 상승에지가 아님에도 비동기식 RESET JK-FF는 바로 Q2가 0이 되는 것을 알 수 있다. 반면 Q1은 계속 값을 유지하고 있 ... 각각의 JK-FF의 각 입력 조합에 대해 출력의 예상치와 비교하고, 그 결과를 표 8-5에 기입하고, 동작특성은 그림 8-11의 타이밍도에 나타내어라. ① 논리회로 실험 장치 또는

  리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

  다운로드 장바구니
• 

  레지스터 실험(예비)

  입력에 대하여 출력된 신호값은 표 12-2에 기록하고, 동작특 성은 그림 12-5의 타이밍도에 나타낸다. (3) 실험 3 : 4비트 좌측 시프트 레지스터 그림 12-6과 같이 JK-FF를 ... 따라서 N비트의 데이터를 저 장하기 위해서는 N개의 FF이 필요하다. ... 실험 설계 및 방법 (1) 실험 1 : 4비트 우측 시프트 레지스터 그림 12-2는 D-FF 7474소자를 사용하여 회로를 구성하였다.

  리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니
• 

  레지스터 실험(결과)

  고찰 (1) 실험에서 D-FF 7474를 이용한 카운터 회로를 구성하고 이론적으로 계 산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라. (2) 실험에서 JK-FF ... 구성하고 이론적으로 계 산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라. - (1), (2) 위의 결과값과 확인 (3) 10진 카운터를 링 카운터로 설계할 경우 D-FF가

  리포트 | 5페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니