결과물 발표 PPT, Xillinx 소스, 최종보고서 4. ... 코딩 - Xillinx의 verilog HDL 언어로 주사위 회로와 테스트벤치를 코딩하여 상황을 설정하여 주사위의 구동 유무를 Simulation한다. 2.5 현실적 제한요소 - 산업표준 ... 처음 접했던 velilog HDL을 사용하는데에 익숙해지게 되었으며, 지금껏 해보지 못했던 프로젝트를 경험하면서 그동안 알지 못하거나(FPGA/PLD), 배운 것(D-FF와 Xillinx
4bit 짜리 두 개의 숫자의 곱셈을 구현하는 것이다. 여기서 중요한 첫 번째 조건은 selection비트의 따라 값을 받아들이거나 곱셈을 하여야하고 en비트에 따라 값을 대기할 수 있어야 한다. 따라서 곱해지는 수와 곱하는 수가 있다면 곱해지는 수인 basic_reg..
Post-Lab Report - Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introductio..
Pre-Lab Report - Title: Lab#04_Combinational_Logic_Design_Ⅰ @ Arithmetic_Logic and Comparator- 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 1. Introduction (실험에 대한 ..
Pre-Lab Report - Title: Lab#01_TTL gates Lab on Breadboard - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 1. Introduction (실험에 대한 소개) 가. Purpose of this Lab 나. Esse..
result, we did use Modelsim simulation, so this tool's source code was not compatible with Laboratory's xillinx ... operated in modelsim simulation like above simulation result, and I think that we require the knowledge of xillinx
Post-Lab Report - Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introduc..
Post-Lab Report - Title: Lab#08 Application_Design_Ⅰ @ 7-segment and Piezo_Control - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introduction ..
Post-Lab Report - Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux- 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introducti..
Post-Lab Report - Title: Lab#07 Sequential_Logic_Design_Ⅱ @ FSM and Clocked_Counter- 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introduction ..
Post-Lab Report - Title: Lab#03_Verilog HDL - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 < 초록 (Abstract) > 1. Introduction (실험에 대한 소개) 가. Purpose of this Lab 나. E..
Pre-Lab Report - Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO - 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 1. Introduction (실험에 대한 소개) 가...
Pre-Lab Report - Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux- 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 1. Introduction (실험에 대한 소개) 가. P..
Pre-Lab Report - Title: Lab#07 Sequential_Logic_Design_Ⅱ @ FSM and Clocked_Counter- 담당 교수 담당 조교 실 험 일 학 번 이 름 목 차 1. Introduction (실험에 대한 소개) 가. Purp..