"HDL 사칙연산" 검색결과 1-4 / 4건

• 

  HDL 프로젝트(사칙연산)

  - 목 차 - 1. 각 모듈별 동작원리 설명 (1) Adder (2) Subtracter (3) Multiplier (4) Divider (5) Clock generator (6) Key (Keypad & Key Decode) (7) Select (8) 7 - Segm..

  리포트 | 44페이지 | 3,000원 | 등록일 2004.10.26

  다운로드 장바구니
• 

  경희대학교 논리회로 레포트

  CPU의 가장 중요한 장치인 연산장치와 제어장치 중에서 연산장치에는 가산기가 존재하는데 그 가산기가 조합 논리회로로 구성되어 있으며, 사칙연산이 모두 가산기를 이용한다는 맛보기 형식으로만 ... 전자계산기에서는 연산은 모두 2진법이 사용되고 있기 때문에 연산 과정에서 수치의 표시는 이 논리회로에 의해서 나타내는 외에 연산의 제어도 논리회로의 1 또는 0에 대응하여 지시된다. ... HDL 설계의 가장 중요한 부분은 HDL 프로그램을 시뮬레이트 할 수 있는 능력이다.

  리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

  다운로드 장바구니
• 

  C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

  flag 들과 출력 데이터를 Register 에 저장 Arithmetic Unit Logic Unit Complementer Shift Register Status Register 사칙연산을 ... 최소의 지연시간 Modelsim 으로 확인하려 했지만 , 에로사항 ( 소스 에러 ) 으로 실패 참고문헌 ( Verilog_HDL 을 이용한 ) FPGA 설계 이론 및 실습 : Xilinx ... Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티미디어

  리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

  다운로드 장바구니
• 

  [디지털공학] VHDL을 이용한 계산기 설계

  Calculator는 Random한 Key의 입력을 받아 사칙연산을 수행 해야 하므로 사칙연산을 수행하는 Block과 입출력을 저장할 수 있는 레지스터를 만들어야 한다. ... KEY_LCD는 KEY와는 달리 연산기호도 1로 보게 하여 클럭기능을 하게 하였다. ... HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을

  리포트 | 51페이지 | 6,000원 | 등록일 2004.07.14

  다운로드 장바구니