"logic gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 디지털집적회로 verilog HDL 4 bit Adder 논리회로설계실험 CMOS-TTL interface 디지털시스템실험 중앙대 논리함수 기초실험 1

EasyAI “logic gate” 관련 자료

+Logic 연산과 gates 실험보고..등록일 2021.04.06 | 총 4,280자 | 18페이지 | 1,000원
+logic gate3 xor,xnor..등록일 2022.03.10 | 총 502자 | 16페이지 | 1,000원

외 493건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"logic gate" 검색결과 1-20 / 1,053건

방전 논리게이트 플라즈마 디스플레이 패널의 논리게이트방전특성 (Discharge Characteristics of Logic Gate for Discharge Logic Gate Plasma Display Panel)

한국조명.전기설비학회 염정덕

논문 | 7페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
새로운 패리티 보존형 가역 논리게이트 (New Parity-Preserving Reversible Logic Gate)

This paper proposes a new parity-preserving reversible logic gate. It is a parity-preserving ... reversible logic gate, that is, the party of the outputs matches that of the inputs. In recent year ... , reversible logic gate has emerged as one of the important approaches for power optimization with its

논문 | 6페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
Logic 연산과 gates 실험보고서

실험1. Logic 연산과 gates1. AND 연산1.1 ABULLET B (A "AND" B)는 둘 중 하나만 거짓(“0”)이어도 그 결과가 거짓인 연산이다.이 규칙에 따라 ... _diode logic AND gateS3 과 S7의 개폐여부가 LED1의 점등 여부로 연결되는 논리 회로이다.아래 캡처화면들을 통해 D3, D4가 각각 VDC4에 연결되는 상황이 “1 ... multisim_diode logic OR gate_LED 점등GND와 Switch를 연결한 이유는 회로가 아예 끊어지는 것과 GND가 연결된 상황간의 차이를 알아보기 위함이며, 실험 결과

리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)

I. 실험 목표 및 내용A. 실험 목표Verilog HDL을 이용하여 일반적으로 사용되는 basic gate 중 XOR Gate와 XNOR Gate를 behavioral ... , Dataflow, Gate level 형식으로 구현하고 각각의 형태가 일치함을 확인한다.B. 자세한 실험 내용 및 설명i. Gate 설명 및 진리표 작성 XOR GateXor gate ... ’일 때, output이 ‘0’이다. Xnor GateXnor gate에 Xor gate에 Not gate가 연결된 것으로 Xor gate와 정반대의 논리값을 출력한다. 홀수 개의

리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

logic gate, ternary D flip-flop, and ternary four-digit parallel input/output register. The ternary ... logic gates consist of n-channel pass transistors and neuron MOS(νMOS) threshold inverters on voltage ... is very suitable gate to the multiple-valued logic(MVL) and has the input signal of the multi-level

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
뉴런 MOS 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용한 논리 계이트 설계 (Design of Quaternary Logic gate Using Double Pass-transistor Logic with Neuron MOS Threshold gate)

한국전기전자학회 박수진, 윤병희, 김흥수

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
인하대 기초실험1 Logic Gate - NOT Gate, NAND Gate, NOR Gate 예비보고서

이번 실험은 NOT Gate 및 NAND Gate, NOR Gate에 대해 알아보는 실험으로써 선행되어야 할 개념들이 있다. Gate란 논리 회로에서 사용하는 기본적인 디지털 ... 소자를 뜻하고 1개의 Gate는 1개 이상의 입력을 받아 입력 값들의 결과를 출력한다. 논리 게이트에서 출력 전압이 높은 상태 즉 high일 때는 1로 출력되고 출력 전압이 낮 ... 은 상태 즉 low일 때는 0으로 출력 된다. 먼저 NOT Gate는 한 개의 입력과 한 개의 출력을 갖는 게이트로서 논리 부정을 나타낸다. NOT 게이트의진리표는 아래 그림과 같으며 게이트의 입력을 A라 하고 출력을 B라 했을 때 B=

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.09

다운로드 장바구니
인하대 기초실험1 Logic Gate-AND, OR Gate

를 0V로 설정하고실험을 하였다. 2개의 입력을 갖는 AND Gate에서 Logic IC인 74HC08을 사용하였고 2번 입력단에 0V 또는 3.3V로 설정하여 3번 입력단의 출력 ... 이번 실험은 AND Gate와 OR Gate에 대해 전압을 0V 또는 3.3V 인가했을 때 나타나는 출력파형을 분석하는 실험을 하였다.첫 번째 실험에서 High 일 때 3.3V ... 전류가 기준보다 높을 경우 논리 1 즉 High로 표현하고 기준보다 낮은 경우 논리 0 즉 Low로 표현한다. 이번 실험에서는 Logic High를 3.3V, Logic Low

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.08

다운로드 장바구니
logic gate3 xor,xnor 결과보고서

1, XOR GATEXOR GATE는 2개의 입력을 가지는 경우, 입력이 A, B일 때 출력은 AB’+A’B가 된다. XOR GATE는 입력 중 1이 짝수개인 경우 0이 출력 ... 되고 1이 홀수개인 경우 1을 출력하는 특성을 가진다.1-1)2 개 입력 XOR GATE의 TRUTH TABLE왼쪽 사진은 2개의 입력을 가지는 XOR GATE에서 입력을 모두 0 ... 으로 주었을 경우이다. 입력 중 1이 0개, 짝수개를 주었고 결과는 0이 출력되는 것을 확인할 수 있었다.다음 왼쪽 사진은 동일하게 2개의 입력을 가지는 XOR GATE인데, 입력

리포트 | 16페이지 | 1,000원 | 등록일 2022.03.10 | 수정일 2023.11.29

다운로드 장바구니
판매자 표지

Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

하게 나왔지만 좀 더 확실한 결과를 얻고자 NOT gate를 8개 설치하여 실험하여 결과 값을 얻었다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

Logic 연산과 gates 결과보고서 A+ 레포트

∘ 오차 및 토의- 1과 0으로 이루어진 연산이라 큰 오차가 발생하지 않는다. NAND나 NOR gate의 입력을 한군데 연결하였을 때 NOT gate가 되는 것처럼 전혀 다른 ... 연산자로 변환될 수 있다는 것과 특정 gate만을 사용하여 잘 조합하면 다른 gate를 만들 수 있다는 사실을 알게 되었다.

리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

실험2 Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

1. 실험 목적 - DeMorgan의 법칙을 공부하고 이를 이용하여 boolean logic equation을 간단하게 하거나 개선한다. - TTL에서의 rising time ... 이다.1) NAND gate로 꾸민 gate 위의 NAND gate로 구성한 gate는 두 개의 입력을 각각 tied input NAND gate에 넣은 후에 다시 NAND ... gate에 집어넣은 회로였다. 이 결과로 입력이 둘 다 0인 경우만 출력이 0이 나왔고 , 나머지 경우는 출력이 1이 나왔다. 이 진리표를 살펴보면 OR gate와 동일함을 볼 수 있다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
CMOS 3치 논리 게이트를 이용한 3치 저장 소자 설계 (A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates)

. These logic gate circuits are designed using CMOS and obtained the characteristics of a lower ... 성의 장점을 갖고 있다. We present the design of ternary flip-flop which is based on ternary logic so as to ... process ternary data. These flip-flops arecomposed with ternary voltage mode NMAX, NMIN, INVERTER gates

논문 | 7페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
자구벽 이동 기반 다수결 게이트형 스핀 논리 소자 제작 (Spintronic Logic Circuit Developments Based on the Magnetic Domain Wall Majority Gates)

한국자기학회 김준서, 조재훈

논문 | 6페이지 | 무료 | 등록일 2025.03.17 | 수정일 2025.03.28

다운로드
기초실험1 Logic Gate 2 (인하대 기초실험)

결론 및 고찰이번 실험은 Not Gate, Nand Gate, Nor Gate에 대해 알아보는 실험을 하였다. 실험 1에서 오실로스코프를 이용하여 Not Gate의 출력 파형 ... 을 알아보면 틴커캐드의 한계로 인해 Not Gate의 동작 실험을 제대로 확인할 수 없는 것을 위 결과 사진을 통해 알 수 있다. 그래서 멀티미터를 이용하여 Not Gate 실험 ... 을 진행해 보았고 3.3V의 입력을 넣으면 논리0(Low) 출력 결과가 나오고 0V의 입력을 넣으면 논리1(High) 출력 결과가 나오는 것을 알 수 있다. Nand Gate와 Nor

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.08

다운로드 장바구니
다치양자논리에 의한 다중제어 Toffoli 게이트의 실현 (Realization of Multiple-Control Toffoli gate based on Mutiple-Valued Quantum Logic)

한국항행학회 박동영

논문 | 8페이지 | 무료 | 등록일 2025.04.08 | 수정일 2025.05.08

다운로드
방전논리게이트 플라즈마 디스플레이 패널의 직류방전 지연특성 (The Delay-Time Characteristics of DC Discharge in the Discharge Logic Gate Plasma Display Panel)

한국조명.전기설비학회 염정덕, 곽희로

논문 | 7페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
다치 논리 함수 연산 알고리즘에 기초한 MOVAG 구성과 T-gate를 이용한 회로 설계에 관한 연구 (A Study on the Constructions MOVAGs based on Operation Algorithm for Multiple Valued Logic Function and Circuits Design using T-gate)

input matrix selection algorithm and we designed the multiple-valued logic circuit using T-gate and ... MOVAG의 구성 알고리즘과 입력행렬선정 알고리즘을 제안하고 T-gate를 사용하여 다치 논리 회로를 설계, 모의 실험을 통해 그 결과를 검증하였다. In this paper, we ... valued logic function The MDD(Muliple-valued Decision Diagra) needs many processing time and efforts

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate

이하여야 logic level이 0으로 적용된다. 이런 식으로 logic level을 갖는 전압 조건을 입력과 출력이 다르게 정하는 이유는 gate의 출력값이 다른 gate ... TTL TTL은 이름 그대로 트랜지스터들을 조합해 만드는 논리 회로를 말한다. 이 TTL은 회로에 서 logic level을 입력 혹은 출력 신호와 GND 사이의 전압 차로 표현 ... 하는데, 일반적인 TTL 소자의 경우 신호의 전압이 입력일 때는 2.0V, 출력일 때는 2.7V 이상이여야 logic level이 1로, 입력일 때 0.8V, 출력일 때는 0.5V

리포트 | 12페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... logic gates의 동작 방법을 익힌다.- Logic level과 noise margins, 그리고 fanout에 대해 이해한다.- Gates를 이용하여 구현된 임의의 논리 함수 ... 되는 설계도구의 사용방법을 단계적으로 익힌다.3. 이론logic signals and gates디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용

리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기