"VHDL설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fsm 보고서 FPGA FPGA 사칙연산 verilog 결과보고서 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계실험" 검색결과 1-20 / 346건

[논리회로설계실험]VHDL을 활용한 LCD설계

tate를 설정하는 process로, 실습에서는 43개의 state를 이용한다. 조건문에서 86개의 state가 돌아가도록 설계 한후, 비트수를 한자리 줄여 43개의 state ... -display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

_file배열의 값을 매칭시켜준다. 추가적으로, 각 state마다, 다음 state값도 지정하여 준다.4)References및 확장방향Calculator 설계를 통해, 연산하는 방법 ... - LCDfundamentals of logic design, Charles, Larry L Kinney 7th3. Source & Results1)VHDL Source1-1)Lcd

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 CLOCK설계

egment를 이용하여 숫자를 나타내게 된다. VHDL에서 코딩과정은 시간의 각 자리숫자를 하나씩 연산하여 나타내게 되는데, 각 자리 숫자가 나타나는 시간 간격이 매우 짧아(50 ... , seg변수가 00000110이라면, b와 c에 불이 들어와 숫자 1을 나타내게 되는 것이다.(우리 실험에서는 가장 왼쪽의 비트가 a를 나타내도록 하였다, 내부신호를 통해 설정 ... (rising edge) 초단위의 1의 자리숫자가 증가하며, 연산이 일어나게 된다. 실험에 주어진 조건으로는 리셋값은 12시 58분 20초를 가리켜야하며, 12시 59분 59초 이후

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 통해 구현한 RAM

1.목적(Purpose)이번실습은 ROM과 RAM의 차이에 대해서 알고, 실습으로는 RAM을 설계하는 실습이다. 이전에 배웠던 flipflop을 사용하여, RAM을 설계 ... 은 RAM을 설계한 후, 입력값으로, 주소값(addr), 데이터값(di), 그리고 모드(we)값을 받아, we값이 0일 때 read, 1일 때 write가 되어 출력값이 나오는 방식 ... 으로 설계하여본다.2. 배경이론(Background)1)ROM (read only memory)전원이 꺼져도, 정보를 저장하는 메모리로, n개의 입력변수에 개의 출력단자를 가지

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다.

1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
[논리회로실험] 실험3. VHDL을 이용한 가산기설계2

과 목 : 논리회로설계실험과 제 명 : 실험3. VHDL을 이용한가산기설계2(CLA)담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04 ... 는 FullAdder의 개수가 많아지면 연산이 오래 걸리게 된다. 이번 실험에서는 'Ripple Carry Adder'에서 생길 수 있는 문제점을 보완한 'Carry Lookahead ... Adder'를 설계한다. 즉, carry를 따로 계산해서 연산의 속도를 증가시킬 것이다.Design① Describe what your circuit does이번에 설계할 회로

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... 수도 있다.그림 SEQ 그림 \* ARABIC 1 이번 실험에 쓰이는 회로② Describe how you solve주어진 코드를 가지고 설계하는 것이어서 한 ... .Introduction조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.Design① Describe what your circuit

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
디지털 전자 시계 VHDL (Flowrian 을 이용한 논리 설계 실험 )

구현 - 알람 , 스탑워치 , 시간변경 , 시간변경(다른나라 )직접 책보면서 구현 , 작동합니다.

Non-Ai HUMAN
| 리포트 | 4,000원 | 등록일 2013.12.14 | 수정일 2013.12.16

다운로드 장바구니
판매자 표지

논리회로실험_VHDL을 이용한 신호등 설계

1. Object- Using the traffic lights module mounted on HBE-COMBO II, implement traffic lights controller easily accessible in our lives.- Traffic light..

Non-Ai HUMAN
| 리포트 | 25페이지 | 3,000원 | 등록일 2011.07.06 | 수정일 2017.06.21

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

선택 핀으로 사용한다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-유한 문자열 인식기를 설계한다.-입력 X 는 Dip 스위치로 받음1 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

1. PurposeFull Adder 4개를 직렬로 연결하여 4-bit 감가산기를 설계한다. 설계를 통하여 감가산기 입력에 따른 출력 특성을 이해할 수 있다.2. Problem ... Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다. 전가산기 설계 후 아래 그림과 같이 4개를 직렬로 연결하고, 모드입력 M에 따라 가산 ... /감산 모드를 결정해야 한다. (M : 0 -> s = x + y, M : 1 -> s = x - y)4비트 감가산기를 설계하기 이전에 전가산기를 설계하였다. 자일링스

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
논리회로설계실험 프로젝트 - vhdl을 이용한 ATM기 설계

ATM기 설계(Final-term Team Project)1. Purpose학기 수업 중 배웠던 VHDL의 이론을 바탕으로 프로그램을 구현한다. 입, 출력이 있는 VHDL프로그램 ... 의 특성을 활용해서 일상생활에서 널리, 유용하게 사용되고 있는 ATM(Automatic Teller Machine)을 설계한다.2. Problem statement① ... Describe what is the problem.ATM기로 한 은행만 거래하는 것이 아니기에 여러 금융기관(우리은행, 신한은행, 농협 등등)의 서비스를 제공하는 ATM기를 설계해아 한다

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2009.06.24

다운로드 장바구니
[보고서+소스코드]아주대 논리회로실험 기말프로젝트 VHDL 신호등 설계(Traffic Lights) 보고서

신호등의 기능을 직접 VHDL을 이용하여 코딩하고 시뮬레이션 해본 후 HBE-COMBO II 보드에 장착되어 있는 Traffic Lights Module을 이용하여 실제 동작 ... 들을 설계할 것이다. 예를 들면 주어진 소스중 지연시간이 필요할 경우 들어오는 Clock을 카운팅 함으로써 원하는 시간 동안 지연을 가능하게 하는 Clock Counter 소스 ... 를 응용하여 클락을 카운팅 하는 대신 우리가 입력핀으로 지정한 버튼을 누르면 누른 횟수만큼 카운팅 되게끔 하는 소스파일을 만들것이다. 그리고 VHDL의 가장 큰 특징 중 하나인 c

Non-Ai HUMAN
| 리포트 | 30페이지 | 3,800원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
판매자 표지

[vhdl] asic설계실험 발표자료

..PAGE:1A S I C 설 계 실 험(스톱워치 설계)전자공학..PAGE:21. 전체 구성도..PAGE:32. 각 블록 설명Top★ 전체 블록의 signal들을 관리해줌 ... 이 한번의 입력이 되게 하고 10 clock 이상이 들어왔을 시에는 10 clock 단위마다 한번의 입력으로 받아들여지게 설계..PAGE:62. 각 블록 설명Setting★ state ... 일때 9로 바뀌면서 10단위의 숫자가 1로 줄어든다. hour도 동일하다...PAGE:92. 각 블록 설명Led★ timer에서 50clock마다 보내지는 led signal에 따라 20 clock동안 led가 켜지게 설계..PAGE:102. 각 블록 설명

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2003.12.22

다운로드 장바구니
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

[1] Adder & Subtracter 설계학번 / 이름:1. PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder ... & subtracter를 설계해 본다. 이를 통해 Xilinx프로그램과 VHDL code에 대해 익히고 4 bit full adder & subtracter의 작동원리에 대해 ... +yM:1 -> s=x-y 가 된다.이를 적용해 4비트 가/감산기를 설계하면 다음 그림과 같다.설계한 4 bit 가/감산기를 Xilinx에 VHDL code로 만들고 다음 예제를 적용

Non-Ai HUMAN
| 리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7 ... 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고 ... FPGA에 porting 한다.4. Simulation 되는 VHDL source code를 제출한다.5. 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog ... HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능 ... 하다.- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험

리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
논리회로설계실험_비교기,MUX,ALU 결과레포트

논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. 시뮬레이션을 통해 ... 올바르게 코딩을 했는지 확인한다. 또한 procedure와 function문의 문법과 사용에 대해 알고 그 공통점과 차이점에 대해 이해한다.2. 실험 결과- 실습 1 1bit ... , n bit 비교기 설계동작적 모델링자료 흐름 모델링진리표에 따라 작성해보자. A와B가 입력이므로, process의 sensitivity list에 A와B를 넣는다. A>B인 경우

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
논리회로설계실험 스탑와치(stopwatch) 레포트

논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다. 클록 분주기를 이용하여 실제 분, 초, 1/100초에 가깝게 클록 ... 이 분주되도록 설계하고, 7segment를 이용하여 시간을 표기한다. 또한 디바운싱 코드를 이용하여 채터링 현상을 방지해 정지, 리셋 스위치가 안정적으로 동작하도록 설계한다.2

Non-Ai HUMAN
| 리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기