• AI글쓰기 2.1 업데이트
  • 통합검색(299)
  • 리포트(267)
  • 논문(21)
  • 자기소개서(5)
  • 시험자료(5)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 논리회로설계 d플립플롭cadenc TCAD differential amplifier Excess-3 to BCD FPGA
판매자 표지는 다운로드시 포함되지 않습니다.

"GATE simulation" 검색결과 1-20 / 299건

  • 판매자 표지 자료 표지
    아날로그및디지털설계실습 예비보고서 11주차
    , Q3, Q2, Q1) 이 1010일때 CLR 단자에 들어가는 값이 0으로 바뀌어 초기화 시켜준다는 결과는 같기 때문에 AND gate를 추가해주었고 simulation 파형을 보 ... 할 때, Q1 신호의 주파수와 Q2 신호의 주파수를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.simulation 결과를 Q1 파형의 주기 T1는 2 ... 므로 이를 확인하기 위해 입력 clock 신호에 구형파를 인가하고 Simulation 으로 확인해본다.simulation 결과, (Q3, Q2, Q1) 상태가 000 > 001
    리포트 | 7페이지 | 1,000원 | 등록일 2025.07.26
    다운로드 장바구니
  • 판매자 표지 자료 표지
    General CPU design 1 - VHDL code & RTL viewer
    Lab 09.주어진 VHDL code들을 사용해서 EC-1 microprocessor를 구현하고 “RTL viewer”와 “RTL simulation” 기능을 이용해서 구현 ... 된 결과를 분석하라.-You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 ... & Verify with simulation the following algorithms.Report format-Result.RTL view capture & explanation
    리포트 | 9페이지 | 4,000원 | 등록일 2025.02.03
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
    하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 1. 실험 목적Flip-flop의 종류를 파악하고, setip time과 hold time을 배우고 각각의 동작원리를 이해한다. 그리고 Registers의 동작원리를 이해 ... 에서는 gate들의 조합을 통해 구성된 회로로서, 주어진 입력에 대해 바로 출력이 나오고 이전의 출력이 다음 입력에 대한 출력에 영향을 미치지 않는다. 반면에 Sequential
    리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 자료 표지
    기본로직 설계 및 시뮬레이션 검증 회로설계
    2장 각각의 schematic디자인, VHDL디자인2-1 AND GATE schematic디자인, VHDL디자인2-2 OR GATE schematic디자인, VHDL디자인2-3 ... NOT GATE schematic디자인, VHDL디자인2-4 NAND GATE schematic디자인, VHDL디자인2-5 NOR GATE schematic디자인, VHDL디자인2 ... -6 XOR GATE schematic디자인, VHDL디자인2-7 XNOR GATE schematic디자인, VHDL디자인제 3장 요약 및 결론1-1레포트의 목적각각의 논리게이트
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05
    다운로드 장바구니
  • 판매자 표지 자료 표지
    General CPU design 2 - VHDL code & RTL viewer
    the VHDL code is also modified.“program_EC2.mif” 에 명시된 프로그램 두 개를 simulation으로 검증하라. (The last content ... in program.mif is actually written to the memory.) You have to only perform “RTL simulation” since ... code를 분석해서 Control unit의 state diagram을 도출하고 손으로 그려라.Note: Asynch RAM used in EC-2 is not supported
    리포트 | 35페이지 | 4,500원 | 등록일 2025.02.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서
    Simulation을 통해 확인해보았다.PSpice simulation 시 NAND gate의 출력 신호를 바로 74HC73 chip 들의 CLR 단자에 연결할 경우 s ... 16-bit counterPSpice simulation 결과, 동기 카운터의 경우 모든 74HC73 chip의 CLK 단자에 동시에 clock 신호를 인가하므로 비동기 카운터 ... tering 방지 회로에 대하여 학습한다.2. 실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08
    리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자회로 A+ 실습과제 한양대 에리카
    시오. (x축은 log scale, y축은 dB scale.) 위 회로를 AC simulation을 수행하여 주파수 특성을 구하시오. (ac 입력 크기는 1로 설정. 아래 모든 ac ... simulation 시 동일함.) 위 회로를 통해서 구한 그래프를 분석해보면, 입력 주파수가 낮은 주파수에서 높은 주파수로 이동함에 따라서 출력 신호의 크기가 점차적으로 감소 ... 는 그래프에서 출력 신호 크기가 0.707(즉, -3dB)로 감소하는 지점과 일치한다. Transient simulation에서 주파수별 sine입력에 따른 결과 값을 구하시오
    리포트 | 41페이지 | 8,000원 | 등록일 2024.09.10 | 수정일 2025.08.14
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 5주차 Encoder 설계
    하는지 Testbench 코드를 직접 짜고, Modelsim의 simulation을 이용하여 출력 파형을 확인함으로써 4:2 priority encoder가 올바르게 작동하는지 검증하였다.2 ... 은 1이 된다. 또한 output0은 b가 1, c가 0이거나 d가 1일 때 1로 출력된다. 이러한 이론은 simulation wave에 정확히 구현되어 있음을 확인할 수 있 ... 았다. 마지막으로 설계한 module을 testbench code를 이용하여 Modelsim의 simulation을 이용하여 wave를 확인하였다. Behavioral model
    리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 7주차 인하대
    gate는 NAND와 INV를 사용했다.다음은 OR gate의 subckt이다. 마찬가지로 아래의 트랜지스터 레벨 cmos 회로를 보고 작성했다.출력이 아닌 노드는 w로 선언 ... 게 subcircuit으로 구현해 두었다.그림 SEQ 그림 \* ARABIC 3 : 4bit Full adder simulation그림 SEQ 그림 \* ARABIC 4 : s ... imulation 성공그림3은 adder의 simulation이다. 위부터 순서대로 inA, inB입력, cin, S, cout이다. 앞서 코드에서 살펴보았듯이 1bit input
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 6주차 D Latch 설계
    , Gate-level modeling, 그리고 Structural modeling으로 구현하는 것이다. 강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling ... ) Schematics두가지 schematic을 그려볼 것이다. 첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic ... 은 logic gates와 SR Latch를 이용하여 그릴 것이다.우선 logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개
    리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설3 13주차 예비 보고서 MOSFET4
    amplifier 회로를 구성하세요.b) LTspice의 op 함수를 이용하여 a) 회로의 동작점에서 MOSFET M1의 drain current ID, gate-source ... 의 이론값을 찾으세요.d) LTspice의 transient simulation을 통해 a) 회로의 open-circuit voltage gain, voltage gain의 모의 실험값 ... A. 예비 보고서1) Single-stage CS amplifiera) LTspice에서 2N7000의 spice model을 이용하여 Fig. 1의 single-stage CG
    시험자료 | 13페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 연세대학교 기초아날로그실험 4주차 결과레포트
    simulation을 다시 실행하였다. 그 결과는 다음과 같다.그림 SEQ 그림 \* ARABIC 5그림3과 같이 그림1과 똑같은 회로를 PSPICE에 구성하였고 입력 전압 ... 이 Threshold 전압이며 실제 실험에서는 0.640V를 얻었다. 따라서 실제 실험과 simulation을 비교하면 의 오차가 존재하는 것을 확인할 수 있다. 오차가 발생한 이유 ... 로는 simulation에서 다이오드에 걸린 전압의 Peak 값을 측정할 때 Cursor의 위치가 정확한 Peak 값의 위치를 잡는 것이 어려워 비슷한 값을 찾았던 부분에서 오차가 발생
    리포트 | 16페이지 | 1,000원 | 등록일 2023.07.03
    다운로드 장바구니
  • 자료 표지
    [최종합격]연세대학교 컴퓨터대학원 학업및연구계획서
    을 유추할 수 있는 능력과 이론을 적용할 수 있는 능력이라고 생각합니다. Cadence로 회로를 구성해 보면서 simulation 수치를 바탕으로 원인을 유추하고 desired s ... U즘을 구현하였습니다. 또한 기울기 센서로부터 넘어온 data를 real time graph로 구현하기 위해 data 전처리를 수행하였고 simulation 기능을 성공적으로 확인 ... 는 information을 image로 공유하는 방법을 제안합니다. 기존 방법인 text-to-image prompt sharing과 대비하여 image-to-text prompt sharing
    자기소개서 | 4페이지 | 7,000원 | 등록일 2024.02.16 | 수정일 2024.02.19
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 7주차 Flip flop 설계
    하여 구현하였다. 마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형 ... schematic을 참고하였다. JK flip flop과 다른 점은 input으로 j, k 대신 t로 바뀐 부분이다. 따라서 마찬가지로 q_bar와 t를 and gate에 넣 ... 결과)4.1) JK flip flopJK flip flop의 simulation 결과 출력 파형은 위와 같이 출력되었다. 맨 위의 그래프는 CLK의 그래프로 10ns 마다 1->0
    리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 Velilog 결과리포트 3주차
    와 실험 결과의 비교1) 1bit Full Adder ?Gate Primitive Modeling- 시뮬레이션 결과Functional simulation- CodecodeCode 설명 ... Adder (Gate Primitive Modeling)- 시뮬레이션 결과Functional simulation- CodecodeCode 설명full_adder_GPM (a, b, c ... 은 ‘xor /*gate type*/ (출력, 입력1, 입력2)’이다.- 실측결과- Cout 을 1번 LED로 설정해주고 S를 2번 LED로 설정해주었다. 또한 스위치를 이용하지 않
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 2주차 인하대
    \* ARABIC 5 : hspui툴에서 NAND gate 시뮬레이션 실행그림 SEQ 그림 \* ARABIC 6 : NAND gate simulation wave그림6은 작성한 NAND ... \* ARABIC 8 : hspui툴에서 AND gate 시뮬레이션 실행그림 SEQ 그림 \* ARABIC 9 : AND gate simulation wave그림9는 작성한 AND ... 는 이름, drain, gate, source, body, 타입, 폭, 길이로 정해져있다. M0 트렌지스터의 경우를 살펴보면 이름은 M0, drain은 Out 단자에, gate
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전자회로설계실습 4 MOSFET 소자 특성 측정 예비보고서 (A+)
    그리고 (B)에서 Plot 한 simulation결과를 보면 약 2.1229 V에서 MOSFET가 동작하였다. Data sheet에서 Gate threshold voltage ... 즉 Gate를 활성화 시키는 voltage는 2.1 V임을 알 수 있다. 측정값은 2.1229 V 였고, Data sheet에서 Gate threshold voltage 가 2.1
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.06
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 3주차 Adder 설계
    Gate를 수정하면 XOR Gate가 된다. XOR Gate를 사용하면 sum은 XOR Gate에 B와 Cin을 입력으로 주고 다시한번 이 결과값을 A와 XOR Gate에 입력 ... 으로 설정했다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 결과 파형을 구하였다. 출력된 파형을 보면 half adder와 full adder는 구현 ... 구현한 1-bit full adder를 이용하여 4-bit adder 또한 구현할 수 있었다. 이렇게 구현한 adder들을 Modelsim의 simulation을 이용하여 입력
    리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    Source Follower 설계 예비 레포트
    한 회로를 직접 simulate 하여 회로의 이론적인 측정값들을 확인 할 수 있다.· 실제 실험으로 얻은 측정값과 이론값을 비교·분석 할 수 있다.· 분석한 결과를 바탕으로 오차 ... 를 분석할 수 있다.2. 실험 이론MOSFET에는 Source, Gate, Drain 총 3개의 다리가 있다. Gate 전압을 일정 전압 이상 올리게 되면 Source와 Drain ... . Gate Voltage가 이 전 압 이상 걸리지 않으면 MOSFET이 작동하지 않게 된다, 즉 TURN-OFF 상태이다. 문턱 전압 이상 의 Voltage가 가해졌으면 MOSFET
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.05.19 | 수정일 2022.05.24
    다운로드 장바구니
  • 자료 표지
    [서울시립대 반도체소자] 7단원 노트정리 - MOSFETs in ICs
    MOSFET: gate controllability 향상, far 차단FinFET7-4. device simulationdevice simulation: Sentaurus ... def.) to modify carriers' mobility by applying mechanical strainmetal gate & high-k (permittivity ... by surface trapscompromised by short channel effect (which allows drain to take control)GIDL[Gate
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.03.29
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 03일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기