기초회로실험2 결과레포트 실험제목 동기 카운터설계 학 과 학 번 성 명 실험 조 지도교수 1. ... 결과표 동기 카운터설계 회로사진 → 와 클락 파형 비교 → 와 클락 파형 비교 → 와 클락 파형 비교 2. ... 고찰 동기카운터를 설계해서 위에 그림과 같이 나오게 회로를 구상하고 클락과 파형을 비교해 보았다. 오실로스코프 프로브가 불안정해서 파형이 찌그러지게 나왔다.
설계하였다. ... 앞에 나온 ‘1’개수만 카운터하므로 for loop를 이용하여 중간에 ‘0’이 있으면 카운트 동작을 멈추고 값을 출력하게 하였다 ... i+1; end if; count := count +1; end loop;고찰 이 실습에서는 이진벡터에서 앞에 나온 ‘1’의 개수를 카운트하는 Leading one카운터를
비동기 카운터, 동기 카운터 설계 결과레포트 1. 실험 제목 1) 비동기 카운터 2) 동기 카운터설계 2. ... 실험 결과 1) 비동기 카운터 (1) QA vs QB (2) QA vs QC (3) QA vs QD - 결과를 바탕으로 완성된 그래프 2) 동기 카운터설계 (1) QA vs QB ... 설계 동기 카운터설계 실험에서는 예비레포트를 작성할 때 만들었던 6-mod Gray code synchronous counter를 회로로 구현해 작동을 확인하였다.
아날로그 및 디지털 회로 설계 실습 -실습 11 결과보고서- 카운터설계 학과 : 담당 교수님 : 제출일 : 조 : 학번 / 이름 : 11-4. ... 것을 알 수 있다. 11-4-2 비동기 및 동기 16진 카운터설계 (A) 설계실습 계획서를 참고하여 16진 비동기 카운터를 결선한다. ... 설계실습 방법 11-4-1 비동기 8진 카운터설계 (A) 그림 11-1과 같이 회로를 결선한다.
실험결과 11-4. 설계실습 방법 11-4-1 비동기 8진 카운터설계 (A) 그림 11-1과 같이 회로를 결선한다. ... (실험목적과 중요한 결과를 함축적으로 표현 한다.) JK Flip Flop을 이용하여 동기식 16진 카운터, 비동기식 8진, 16진 카운터를 설계해 보았다. ... 설계에 사용된 수식을 PC의 EXCEL을 사용하여 simulation하고 그 결과를 실험치와 비교한 결과 2%이하의 오차로 잘 일치하는 것을 확인하였다.
아날로그 및 디지털 회로 설계 실습 결과보고서 (설계실습 11. 카운터설계) 0. ... 서론 설계실습계획서에서 8진 비동기 카운터 회로에 대하여 Timing chart로 Simulation한 결과, 실험 에서 스위치 역할을 대신하는 clk 신호에 의해 각 JK flip ... 실험결과 2-1.
실험결과 본 실험을 통해 동기식 UP/ DOWN 카운터와 순차회로를 설계하였습니다. 코드는 아래와 같습니다. ... 동기식 UP/DOWN 카운터를 설계한다. 2. 카운터를 이용한 Sequential Circuit을 설계한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 디지털 시스템 설계 및 실험 2016 전기전자공학부 이름 : 학번 : 실험제목
설계한 리셋회로의 사진과 함께 동작 원리를 기술한 뒤, 실제 동작을 검증하고 검증결과를 기술하여라. => 4진 비동기 카운터에서 LED가 켜지지 않는 현상 때문에 10진 카운터 까지 ... (C) JK Flip flop을 하나 더 사용하여 16진 비동기 카운터를 설계하고 동작 검증사진과 함께 결과를 기술하라. => 다른 조의 실험을 통해 확인 1-4-2 리셋회로를 사용한 ... 전자전 설계실습 10. 1-4 설계실습 방법 (비동기식 4진 카운터 회로) CLK가 falling edge일 때 값이 변한다. 값이 변하는 것은 이전상태를 기준으로 변하는 것.
아날로그 및 디지털 회로 설계 실습 -실습 12 결과보고서- Stopwatch 설계 학과 : 담당 교수님 : 제출일 : 조 : 학번 / 이름 : 12-4. ... 않는 결과물이 나올 수도 있다. ... (C) 이상의 과정이 완료 되면 조교의 확인을 받는다. 12-4-3 3자리 숫자 표시(시간표현) 카운터설계 (A) 10진 카운터 3개를 연결, 3자리 카운터를 만든다.
요약 : JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해보는 실험이었다. ... 또한 이러한 카운터를 설계할 때 반드시 필요한 CLK 신호의 frequency에 따라 그 출력 값이 원하는 대로 나오지 않을 수도 있다는 것을 알게 되었다. ... Function Genrator로 가해준 파형에 맞춰서 카운터가 올라가는 것을 LED로 확인할 수 있었다.
그리고 다시 출력이 0 _{(10연결한다면, 1자리 BCD카운터의 결과가 9 _{(10)}에서 0 _{(10)}이 되는 경우, 2자리 BCD 카운터의 CP _{U}값이 low에서 high로 ... 카운터설계의 10진 비동기 카운터설계 부분에서도 10이 아주 짧게 나왔기 때문이다. ... 앞서 설계했던 카운터들에는 bar{PL} ,`CP _{D}는 항상 high이다.
설계실습 방법 비동기 8진 카운터설계 (D) 버튼을 한 번씩 눌러 가면서 카운터가 정상적으로 동작하는 지 확인, 그 결과를 제출한다. ( Chattering 방지 회로 추가하여 설계한 ... 비동기 및 동기 16진 카운터설계 (B) 설계실습 계획서를 참고하여 16진 동기 카운터를 결선한다. 16진 동기 카운터를 위와 같이 설계하였다. ... 아날로그 및 디지털 회로 설계 실습 -실습11. 카운터설계- 학 과 : 담당 교수님 : 제출일 : 조 : 학번 / 이름 : 11-4.
결과 보고서 ( ‘1’ 개수 카운터 / Leading one 카운터설계 ) 제목 ‘1’ 개수 카운터 / Leading one 카운터설계 실습 목적 이 실습에서는 입력되는 이진 벡터에서 ... 실험 결과 및 고찰 이번 실험에서는 ‘1’개수 카운터와 Leading one 카운터를 설계해보았다. ... 실습 내용 실습 결과 ‘1’ 개수 카운터 VHDL 코드 - 코드 주요 내용 및 동작 부분 해석 for ~ loop문 : loop 문은 같은 코드가 여러 번 반복될 때 유용하다. loop
Vhdl를 이용한 코드 출력 결과 12진 카운터 이론적 배경 디지털 시계에서 시간을 표시하기 위한 카운터 로써, 60진 카운터와 같이 일의자리, 십의자리를 따로 설정하게 된다. ... Vhdl를 이용한 코드 출력 결과 60진 카운터 이론적 배경 디지털 시계구성에서 필요한 카운터로 60초, 또는 60분이 되었을 때 carry발생을 하도록 구성된다. ... 이용한 코드 출력 결과 12진 카운터-------------------------------------------------p.11 이론적 배경 Vhdl를 이용한 코드 출력 결과
두 가지 형태 중 동기식에서의 상향 카운터는 모든 입력 단을 CP에 연결하 여, CP가 모든 결과값에 영향을 주는 형태로 구성되어 2진수의 증가를 카운팅 할 수 있도록 설계된다. ... (실습2-1) NOR 및 NAND 게이트를 이용한 래치회로를 설계하고 브레드보드에 구성하고 스위치의 조작에 따라 LED가 켜지는지 관찰한 결과를 기록한다. ... 실습의 목표 본 실습에서는 플립플롭 및 순차회로에 대한 기본 개념을 확립하고 카운터 및 레지스터를 설계하는 방법을 익히는 것이 주요 목표이다. 2.
실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 수도 있고 falling edge 때 값이 변화하도록 설계할 수도 있다. (74LS73 칩의 경우 falling edge에서 값이 변한다.) ... supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수JK Flip Flop은 clock의 rising edge 때 값이 변하도록 설계할
