• 캠퍼스북
  • LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(4,440)
  • 리포트(3,856)
  • 자기소개서(399)
  • 시험자료(99)
  • 방송통신대(67)
  • 논문(13)
  • 서식(3)
  • ppt테마(2)
  • 이력서(1)

"논리회로 설계" 검색결과 41-60 / 4,440건

  • 한글파일 7장 순차논리회로 설계 및 구현(1) 예비
    7장, 순차논리회로 설계 및 구현(1) 예비보고서 1. 목적 가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다. 나. ... 회로 설계 바. ... 이론에 나와 있는 순차회로 설계를 참고하여 [실험 가]에 제시된 그림 7-9의 상태도로부터 회로설계하라. 1.
    리포트 | 10페이지 | 1,000원 | 등록일 2021.01.06
  • 한글파일 7장 순차논리회로 설계 및 구현(1) 결과
    디지털공학실험 7장, 순차논리회로 설계 및 구현(1) 결과 보고서 ◈ 실험 결과 및 검토 가. ... 설계한 뒤, 그 회로를 브레드보드에 구성하여 결과값을 얻는 복잡하고 어려운 실험이었다. ... 그림 7-9의 회로설계하고 다음의 천이표를 완성하라. ☞ 그림 7-9 상태도를 보고 왼쪽에 천이표를 그리고 아래에 D _{A} 와`D _{B}에 대한 카노맵을 그린 후 식을 간략화
    리포트 | 2페이지 | 1,000원 | 등록일 2021.01.06
  • 워드파일 디지털 논리회로 실험 및 설계 4주차 예비보고서
    디지털 논리실험 및 설계 4주차 예비보고서 실험 준비 1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오. ... I= 로 했을 때, 74139는 EN이 1이 입력되어야 회로가 정상작동하기에 , I가 0일 경우에 S에 따른 번호의 출력값에서 입력값 이 출력 될 것이다. , 일 경우엔 에, , 일 ... 이 1, I가 1일 경우엔 EN이 0이므로 회로가 작동하지않아 모든 결과값이 1이 나올 것이다. 2.3 응용실험 (1) , , 를 각 bit라고 생각했을 때, 가 0이면 3bit의
    리포트 | 5페이지 | 2,000원 | 등록일 2023.01.31
  • 한글파일 실험(1)디지털 논리회로 프로젝트 Door-Lock 설계
    2018년 1학기 실험(1): 디지털 논리회로 1 2018년 Final Project 1 목차 1. Door-Lock Project 설계 지시사항3 2. 설계 준비4 1 3. ... 설계 아이디어6 4. 설계 방법8 5. 전체 회로도9 6. 전체 설계 평가13 1. ... 실험(1) 프로젝트 : Door-Lock 설계 지시사항 (1) 총 3개의 7-Segment LED가 사용된다.
    리포트 | 14페이지 | 5,000원 | 등록일 2020.01.03 | 수정일 2020.10.07
  • 한글파일 디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음)
    디지털 논리 회로 설계 -타이밍게임_ 20180619 000 교수님 000 조교님 금요일 2,3교시 B000000 000 -목차- (1) 설계 아이디어 (2) 설계 방법 (3) 전체 ... 회로도 (4) 평가 1.설계 아이디어 1)Stage 1상태에서 “CLK” switch를 누를 때 마다 5개의 LED가 “1-2-3-4-5-4-3-2-1-2-3-4-5- ? ... SR래치 회로도&진리표> -LED에 맞게 불이 들어오도록 NOT게이트와 4인풋 AND게이트를 이용해 74190의 아웃풋과 연결시켰다.
    리포트 | 11페이지 | 2,000원 | 등록일 2021.07.09
  • 워드파일 아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 과제
    XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오. ... 4-bit Adder 회로 설계 과제 1. 다음의 진리표를 보고 입력 x, y, z와 출력 f를 Karnaugh맵을 이용하여 간소화하여 부울 대수식으로 표현하시오.
    리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02
  • 워드파일 아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트
    설계실습 9. 부울대수 및 조합논리회로 요약: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. ... XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로설계한다. ... 위의 회로들을 이용하여 2Bit 가산기 회로설계하면 결론: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다.
    리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02
  • 파일확장자 A+ 아날로그및디지털회로설계 실습 예보_논리함수와 게이트
    리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27
  • 한글파일 논리회로설계실험_반가산기/전가산기 결과레포트
    논리회로설계 실험 결과보고서 #2 실험 2. 조합회로 설계 1. 실험 목표 반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. ... 또한, Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. ... 회로설계할 때 구조적 모델링이 유용하게 쓰일 것이라고 생각된다.
    리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09
  • 워드파일 [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)
    아날로그 및 디지털 회로설계실습 15주차 동기순서 논리회로 (Stopwatch 설계) 과제 05분반 20161163 박성은 1. - 16진 동기 카운터 회로도 - 10진 동기 카운터 ... 회로도 - 10진 동기 카운터 파형 카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 정상 동작한다. 16진 카운터는 74HC73을 4개 사용한다
    리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
  • 워드파일 아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 과제
    아날로그 및 디지털 회로설계실습 과제 7. ... 논리함수와 게이트 NAND 게이트 소자만을 이용하여 XOR게이트의 등가회로를 구성하시오 XOR 게이트의 진리표는 다음과 같다. input Output 0 0 0 0 1 1 1 0 1 ... 이에 따라 XOR 게이트를 NAND게이트만으로 표현한다면 다음과 같다. 42 인코더를 설계하시오 인코더의 진리표는 다음과 같다.
    리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
  • 워드파일 아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트
    아날로그 및 디지털 회로 설계 실습 -실습 7 논리함수와 게이트- 설계실습 내용 및 분석 설계논리게이트 구현 및 동작 Low(0) 값, High(1) 값, Vcc를 각각 0V, ... -본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 설계실습계획에서 설계회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. ... 특히 이번 실습은 현재 배우고 있는 ASIC 설계 과정과 맞물려 그간의 Digital 회로의 가장 기본적인 게이트의 특성을 이해하는 데 많은 도움을 주었다.
    리포트 | 24페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24
  • 파일확장자 아날로그 및 디지털 회로 설계 실습 결과7-논리함수와 게이트
    요약 : 예비보고서를 통해 설계하였던 논리함수 게이트를 직접 설계해보고 비교해보는 실험이었다. ... 그리고 마지막 2X4 Binary to Thermometer Decoder를 설계하고 정확히 설계되었는지에 대해 LED 동작으로 확인하였다.1. ... 본 파트에서는 양논리를 적용하여 논리레벨을 결정하기로 한다.
    리포트 | 6페이지 | 1,500원 | 등록일 2020.03.29
  • 워드파일 아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 예비 리포트
    설계실습 7. 논리함수와 게이트 요약: 이번 보고서를 통해 논리함수와 게이트에 대해 학습했다. ... NAND 게이트 설계 및 특성 분석 Vcc를 5V (논리값 1)에서 0V (논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고 ... NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.
    리포트 | 10페이지 | 1,000원 | 등록일 2021.09.02
  • 파일확장자 전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함)
    각 step에 대한 알고리즘 및 논리 설명 -곱하는 수(multiplier)의 자릿수에서 0이면 과정을 넘어가고 1이면 계산을 진행한다. ... -각 계산과정마다 overflow가 발생할 수 있으므로 overflow발생지점을 0으로 초기화 하였다.마지막 step에 대한 알고리즘 및 논리 설명2’s complement의 4bit
    리포트 | 6페이지 | 3,000원 | 등록일 2020.12.10
  • 워드파일 아날로그및디지털회로설계실습 / 예비보고서 / 7. 논리함수와 게이트 /
    아날로그 및 디지털 회로 설계 실습 예비보고서 (설계실습7. 논리함수와 게이트) 7-3. ... 설명하고, 그 정의에 따라 진리표를 만들고, 4x2 회로도를 설계한다. ... 설계실습 계획서 7-3-1 XNOR 게이트 설계 및 특성 분석 (A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR
    리포트 | 4페이지 | 1,500원 | 등록일 2020.11.27
  • 한글파일 (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서
    학 부: 전자공학부 제출일: 과목명: 논리회로실험 교수명: 조교명: 분 반: 학 번: 성 명: 전자공학부 FPGA를 이용한 Up-Down Counter, Timer 설계 1) 설계목표 ... 『설계FPGA 』, PPT file. 3. 최기용.『설계과제 』, PPT file. ... FPGA를 통해 설계한 카운터, 타이머를 구현한다. 4. FPGA를 능숙하게 다룰 줄 안다. 2) 설계 시 주요 문제점 1.
    리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24
  • 파일확장자 [예비보고서]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트
    설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (Excllulsive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.Ans.1. ... NAND 게이트첫 번째로 NAND 게이트를 먼저 설계하였으며 AND, NOT 게이트를 활용하여 NAND 게이트를 구성하였다.다음페이지에서 회로와 Simulation 결과를 확인할 수
    리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23
  • 워드파일 A+ 중앙대 아날로그및디지털회로설계실습(결과)7. 논리함수와 게이트
    설계실습계획서 에서 설계회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이 잘되었다고 생각하는가? ... 설계실습 내용 및 분석 7-4-1 설계논리게이트 구현 및 동작 (A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... 모든 실습에서 설계실습계획서에서 설계회로와 실제 구현한 회로는 동일하였다. 예상한 것과 결과가 동일하여 실습은 잘 진행되었다고 생각한다.
    리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업