"회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계 전자회로설계실습 중앙대 7-segment 전기회로설계실습 전기설계이론 논리회로설계 C 측정회로 설계 LPF와 HPF설계 pspice

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계" 검색결과 1,941-1,960 / 23,289건

판매자 표지

[첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 결과보고서 01] 전원의 출력저항, DMM의 입력저항 측정회로 설계

기준이 매우 높으셨던 조교님이셨습니다. 결과 보고서는 따로 피드백 없이 모두 만점 받았습니다. 참고하여 작성해주세요!요약 : 전기 회로설계의 기본적인 장치인 DMM과 DC ... , 리드선, DMM, DC power supply1. 서론이번 실습에서는 전기 회로설계의 기본적인 장치인 DMM과 DC Power Supply를 사용한다. DMM을 이용해서 저항(2 ... -wire 측정법, 4-wire 측정법), 전압, 전류의 측정방법을 익힌다. DMM의 동작 원리를 이해하며 이를 사용하여 측정상황에 맞는 회로를 설계할 수 있도록 한다. 또한

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2022.09.15 | 수정일 2022.11.16

다운로드 장바구니
판매자 표지

중앙대 전자전기공학부 전자회로설계실습 예비보고서 OP amp 이용한 다양한 Amp

1. 목적출력저항이 큰 센서의 출력신호를 증폭하는 Inverting, Non-inverting, summing Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 ... : 4개• 점퍼선 : 다수3. 설계실습 계획서3.1 센서 측정 및 등가회로출력신호가 주파수 2kHz의 정현파인 어떤 센서의 출력전압을 오실로스코프(입력임피던스 = 1MΩ)로 직접 ... peak 전압이 100mV였다.B) 센서의 Thevenin 등가회로를 Function Generator와 저항으로 구현하려 할 때 Function Generator의 출력

리포트 | 10페이지 | 1,000원 | 등록일 2023.03.01 | 수정일 2024.03.06

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (12번실습 예비보고서)

1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력 ... 과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 실습 준비물Inverter 74HC04 : 8개NAND gate 74HC00 : 3개NOR gate 74HC02 : 3

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 4주차 MOSFET 소자 특성 측정

전자회로 설계 및 실습예비보고서학 부전자전기공학부학 번조이 름실 험 일제 출 일담당 교수담당 조교설계 실습 4. MOSFET 소자 특성 측정1. 목적MOS Field-Effect ... PSPICE)(A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용, RG=1 MΩ으로 설정)(B) PSPICE를 이용하여 iD-vGS 특성곡선 ... Transistor(MOSFET) 소자의 특성(VT, kn, gm)을 Data Sheet를 이용하여 구하고, 설계, 구현하여 전압의 변화에 따른 전류를 측정하고, 이를 이용

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.04.07 | 수정일 2021.04.16

다운로드 장바구니
판매자 표지

전기회로실험및설계 10주차 예비보고서 - AC의 Thevenin 등가회로와 최대 평균 power 전달

리포트 | 2페이지 | 1,500원 | 등록일 2024.10.03

다운로드 장바구니
판매자 표지

전기회로실험및설계 6주차 결과보고서 - DC 입력에 대한 RC및 RL 회로의 특성

리포트 | 2페이지 | 1,500원 | 등록일 2024.10.03

다운로드 장바구니
판매자 표지

전기회로실험및설계 6주차 예비보고서 - DC 입력에 대한 RC 및 RL 회로의 특성

리포트 | 1페이지 | 1,000원 | 등록일 2024.10.03

다운로드 장바구니
[중앙대 마이크로프로세서 응용회로 설계실습] 4주차 결과 보고서 LED제어(4주차)

마이크로프로세서 응용회로설계실습(4주차 결과보고서)소속담당교수수업 시간학번성명1. 교재 ‘그림 25’ 회로도를 참고하여 LED를 ON시키기 위해서 Register에 0을 넣어야하 ... 는 이유를 간단히 설명하시오.그림 25의 회로도를 보면 LED의 양극이 저항과 Vdd에 연결되어있고, 음극이 레지스터와 연결되어 있다.LED가 켜지기 위해서 LED에 순방향

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.06.24

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 7. 논리함수와 게이트

설계 실습 7에서는 여러 종류의 논리게이트를 직접 설계하고, 기능을 확인해보는 실험을 진행하였다. 첫 번 째로, AND, OR, NOT 게이트를 사용하여 NAND, NOR ... , XOR 게이트를 설계해보았다. 진리표와 동일한 출력을 나 타내는 것을 알 수 있었다. 두 번째로, NAND 게이트만을 이용하여 AND, OR, NOT 게이트를 만들고, NAND 게 이 ... 전압이 2.6 [V]임을 확인하였다. 마지막으로. 4x2 Encoder를 두 가지 방법으로 설계를 해보았고, 모두 정상적으로 동작하는 것을 확인하였다.

리포트 | 11페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭

8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다[그림 1]은 RS-Latch의 회로도이다. 각 경우에 따른

리포트 | 4페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
[중앙대 마이크로프로세서 응용회로 설계실습] 5주차 결과 보고서 DOT제어(5주차)

마이크로프로세서 응용회로설계실습(5주차 결과보고서)소속담당교수수업 시간학번성명1. main.c의 각 함수가 하는 역할에 대하여 간단히 설명하시오.함수설명int main()여러

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.06.24

다운로드 장바구니
[A+] 중앙대학교 전기회로 설계실습 결과보고서 5. Oscilloscope와 Function Generator 사용법

하다고 할 수 있다. 2. 설계실습 결과4.2 파형 읽기⑧ 한 화면에 CH1, CH2의 파형이 겹치지 않게 나오도록 VOLTS/DIV을 다르게 하여사인파, 삼각파, 사각파의 파형

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서7 논리함수와 게이트

아날로그및디지털회로설계실습 05분반 9주차 예비보고서설계실습 7. 논리함수와 게이트7-3-1 (A)- NAND의 기능을 갖는 회로도입력1입력2출력001011101110- NOR ... 의 기능을 갖는 회로도입력1입력2출력001010100-110- XOR의 기능을 갖는 회로도입력1입력2출력000011101110- XNOR의 기능을 갖는 회로도입력1입력2출력 ... 로 변화시킬 때회로도파형 (자주색 파형 : 값을 변화시킨 입력, 청록색 파형 : 출력): 입력전압을 5V에서 점점 감소시키니 3.6V 부근에서 출력이 0에서 약 2.4V가 되었고 입력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서4 신호발생기

아날로그및디지털회로설계실습 05분반 4주차 예비보고서설계실습 4. 신호발생기4-3-1 (A)(B)발진주파수에서 괄호 안의 항의 값이 0이기 때문에 발진 주파수에서 증폭기 이득 ... Av는 3이다.4-3-2 (A)- 회로도- time domain 파형- fft plot 파형fft plot으로 파형을 관찰하니 1.5kHz에서 크기가 최대임을 알 수 있었다.(b) ... - 다이오드를 사용한 회로도- time domain 파형: Op 증폭기의 이득이 1보다 클 경우에는 포화로 인한 왜곡 파형을 보인다. 이러한 문제점은 이득값을 조정함으로써 해결할 수

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
LTE-Advanced SAW-Less 송신기용 7개 채널 차단 주파수 및 40-dB 이득범위를 제공하는 65-nm CMOS 저전력 기저대역 회로 설계에 관한 연구 (A 65-nm CMOS Low-Power Baseband Circuit with 7-Channel Cutoff Frequency and 40-dB Gain Range for LTE-Advanced SAW-Less RF Transmitters)

한국정보통신학회 김성환, 김창완

논문 | 7페이지 | 무료 | 등록일 2025.03.14 | 수정일 2025.03.28

다운로드
[A+]중앙대 아날로그및디지털회로설계실습 과제 스텝 모터 구동기 (4주차)

아날로그 및 디지털 회로설계실습4주차 스텝 모터 구동기 과제1.주파수를 계속 증가시키다 보면 특정 주파수에서 스텝 모터가 회전하지 않고 멈추게 된다. 그 이유는 주파수가 큰 상태

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 위상 제어 루프(PLL) (9주차)

아날로그 및 디지털 회로설계실습9주차 위상 제어 루프 과제1.1) XOR은 두 입력이 다를 때 High, 같을 때 Low를 출력한다.2) 1번 펄스가 Loop filter에 입력

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
5. 전압제어 발진기 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 5 예비보고서-전압제어 발진기소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.07(목)분반, 조**분반, *조학번2 ... (Vdd=+5V)의 VTH가 2.5V가 되도록 회로를 설계 하시오.이므로 즉 R1 = R2 를 만족해야 한다. R1 = R2 = 10 kΩ 으로 하여 회로를 설계하였다.Vin ... 의 중심 주파수가 2kHz가 되도록 회로를 C1 값을 설계하시오.1.(C) 에서 다음의 식을 확인하였다.f 는 C 값에 반비례 함을 알 수 있다.0.5 V, 10 nF 에서 f=4

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니
3. 스텝 모터 구동기 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 3 예비보고서-스텝 모터 구동기소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.09.23(목)분반, 조**분반, *조학번 ... 여자 방식에 비해서 반으로 줄어들게 되며, 1회전당 200스텝이 필요한 모터를 이용하여 구동하려 할 경우에 400펄스 구동하는 것과 같음Darlington 회로 :-두 개의 BJT ... 를 활용하여 입력 Base 전류를 출력 Collector 전류로 증폭하여 출력하는 회로*실습 교재 이론부 / Microelectronic circuits 참조2. 실습 목적- 단극

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.18 | 수정일 2023.01.03

다운로드 장바구니
6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습 -실습 6 예비보고서- 위상 제어 루프(PLL) 소속 중앙대학교 전자전기공학부 담당 교수님 *** 교수님 제출일 2021.10.14(목) 분반 ... 검출기의 파형은 일정한 형태를 가지며 루프 필터를 통과한 전압도 고정되어 결국 위상이 고정된다. PLL 의 위상을 고정시키거나 변화시키는 특성으로 인해 디지털/아날로그 회로

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니

이전10개 93 94 95 96 979899 100 101 102 다음10개

파워링크

신청하기