"DIGITAL회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 전기회로 디지털회로실험 디지털시계회로 텀 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"DIGITAL회로" 검색결과 1,481-1,500 / 15,879건

[연구수업지도안]고등학교 디지털 논리 회로(III. 불대수)

1. 교재 및 단원명가. 교재명 : 고등학교 디지털 논리 회로(교육인적자원부)1. 불 대수와 기본 논리 게이트2. 불 대수와 기타 논리 게이트나. 단원명 : 대단원 - Ⅲ 불 ... 의 양성이 목적이다. 이에 따라 전자통신 분야에서의 `디지털 논리회로`는 필수 전공과목으로 디지털 논리에 관한 기본 이론과 이를 이용한 디지털 회로의 설계 등의 기술을 익힐 수 있 ... 도록 구성된 이론․실습 통합 과목이다. 본 교재는 불 대수 등 디지털 논리 기초 이론을 바탕으로 조합 논리 회로와 순서 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회로의 설계

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2007.06.14

다운로드 장바구니
[디지털공학]크리스탈과 NE555를 사용한 1Hz 발진 회로

Ⅰ. X-TAL(1㎒ or 10㎒)를 이용한 1㎐ 발생 회로(TTL IC 이용)1) X-TAL 발진부 회로도{디지털 실험 레포트 작성자 : 이 명 재{2) 1㎐ 주파수 Down ... 회로도{Ⅱ. 555 IC를 이용한 1㎐ 발생 회로1) 회로도{2) 저항값 계산R1 = 153.5㏀ = 150㏀ + 3.3㏀ + 0.2㏀R2 = 64.97㏀ = 22㏀ 2 + 20㏀ + 0.5㏀ + 0.47㏀

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2006.04.18

다운로드 장바구니
연세대학교 2008년 디지털 논리회로 토카안/김홍식/테오벵진 교수님 프로젝트(플립플롭을 사용한 스톱워치 설계)

이번의 Term Project는 C언어를 사용해서, 스톱워치를 설계하는 것이다. 스톱워치는 간단한 시작/정지 버튼과, 리셋 버튼을 가지고 있다. 스톱워치는 0.01초 단위로, 4개의 숫자결과가 출력된다(XX.XX초). 이를 설계하기 위해서는 스톱워치의 숫자결과당 하나의..

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2011.12.18

다운로드 장바구니
[디지털 논리회로 설계]부울대수(boolean algebra)및 조합논리회로 설계

Boole이 1854년 제안한 것.- 컴퓨터는 디지털 회로로 구성된 디지털 시스템으로 참(true) 거짓(false), 또는 1, 전기 신호의 유, 무등 두 가지 상태로 표현 ... 부울대수(boolean algebra)및 조합논리회로 설계부울대수(boolean algebra)의 개념- 부울대수는 논리회로를 수학적으로 해석하기 위해 영국의 수학자 George ... 하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리를 나타내는 부울대수에 관한 이해가 있어야 함- 일반적인 수학

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
[디지털 통식회로] PLL 루프필터

PLL 기본 동작은 그림에 표시하며NE565는 최고 발전주파수가 500KHZ의 전압제어 발진회로 IC패티지로 한 IC이다 VCO는 LM331등의 V-F컨버터IC와 본질적으로 같 ... 은 회로구성이다즉 단자 9에 접속되어 있는 콘덴서에 충전 및 방전하는 한쌍의 전류원이며 이것은 2개의 전압 콤퍼레이터에 의해 상한.하한을 설정시켜서 그범위 내에서 3각파발진하는 것이 ... 다.전류원은 위상비교 회로 출력의 함수가된다.위상비교회로의 한쪽 입력에는 외부 입력신호를 가하고 또 한쪽에는 VCO 출력을 가한다{이와 같이 하여 외부 입력신호의 위상과 VCO

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2002.06.20

다운로드 장바구니
고급디지털회로설계 - First 111 & Last two consecutive 111 detector

과목명 : 고급디지털회로설계< First 111 & Last two consecutive 111 detector >>1. Specification1) Input : 1-bit ... Brown 저, 서동신 역,『VHDL 설계를 이용한 디지털 논리』, 발행지: 한국맥그로힐, 2000.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2008.05.04 | 수정일 2019.04.12

다운로드 장바구니
[디지털회로실험] 동기식 카운터

시프트 레지스터, 단일 펄스 발생기 부품[3] 이론동기식 순차회로와 비동기식 순차회로(a) 동기식 카운터순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차 ... 회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭을 사용하는 형태 ... 로 구성된 회로를 말한다. 동기식 순차회로와 비동기식 순차회로의 예를 들기 위해 그림 1에 동기식 카운터라고 불리는 회로와 비동기식 카운터라고 불리는 회로를 나타내었다. 카운터 회로

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2002.06.10

다운로드 장바구니
D&A converter 컨버터 디지털 아날로그 컨버터 (논리회로 실험 결과)

주파수 톤으로 바꾼 다. 이러 한 기능을 수행하는 회로가 바로 DAC이다. 기본적으로, 디지털-아날로그 변환은 아 날로그 -디지털 변환의 정반대이다. 대부분의 경우, 만약 아날로그 ... -디지털 변환기, 즉 ADC가 통신회로의 DAC 뒷부분에 놓여진다면, 디지털 신호 출력은 디지털 신호 입력과 동일하다. 또한, 대부분의 경우, ADC 의 뒷부분에 DAC가 놓여진다 ... 을 서약합니다.학 부: 전자공학부제출일: 07.11.17과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2007.11.18

다운로드 장바구니
[공학기술]디지털 논리회로 1,2,3장 예비보고서

와 1개의 출력단자를 가지며 적어도 1개의 입력단자에 입력 1이 가해졌을 때만 출력단자에 1이 나타나도록 구성된 회로이다.-NOT GateNOT Gate는 1개 입력과 1개의 출력 ... 하여 [그림 1-6]과 같은 AND Gate 회로를 구성하고 입력 A, B의 변화에 따른 출력 Y의 상태를 [표 1-1]에 기록하라.② 3입력 AND Gate*7411칩 (3조 3입력 ... AND Gate)을 사용하여 [그림 1-8]과 같은 3입력 AND Gate 회로를 구성하고 입력 A, B, C의 변화에 따른 출력 Y의 상태를 [표 1-2]에 기록하라.*7408칩

Non-Ai HUMAN
| 리포트 | 36페이지 | 1,000원 | 등록일 2007.05.08

다운로드 장바구니
[디지털논리회로] FLIP-FLOPS에 대하여..

■FLIP-FLOPS에 대하여..1. 개 요1) 메모리(기억) 소자- 메모리(기억) 소자는 디지털 논리회로의 구현에 있어 이전의 논리상태를 기억하고 또다른 입력조건에 따라 출력 ... 의 상태를 바꾸는 논리 게이터 소자로써 많은 논리회로의 설계에서 응용되고 있다.현재 가장 많이 활용되고 있는 대표적인 논리기억장치. 플립플럽(Flip-Flop) (: 게이터 신호 ... 가 있어야 동작하는 쌍안정 래취),. 래취(Latch) (: 게이터 신호가 없이 동작하는 쌍안정 래취),. 쌍안정 회로(Bistable multibrator) (: 래취회로와 플립플럽

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2003.05.12

다운로드 장바구니
[디지털 논리회로]HDL 디지털 논리 실험 결과 리포트 1장 2장 3장

1장만 요약해 놓습니다.2장 3장도 같은 구성입니다.▶실험 결과verilog 코드에서 작성한대로 50ns 간격을 두고 NAND,NOR 게이트에 신호가 바뀌어 들어가게 됩니다.코드에 따라 NAND_A 라인과 NAND_B라인이 NAND게이트로 연결 NAND_Z 라인으로 출..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2005.10.04

다운로드 장바구니
[디지털 시스템 설계] 주파수 발진 회로

● 제 목 : 주파수 발진회로● 목 적 : 모든 디지털 회로에는 클럭이 공급되며 이 클럭은 시간의 표준 또는 동작의 기 준점으로 사용된다. 따라서 클럭을 발생시키는 주파수 발진기 ... 404950[%] 듀티비를 출력기 타5 5 5 Timer비안정 멀티바이브레이터TTL레벨의 디지털 클럭을 발생시킴.멀티바이브레이터○ 발진회로의 조건1) 발진기의 사용 목적이 주파수 ... (Oscilator) 회로는 사람의 혈액을 공급하는 심장에 비유해 볼 수 있다. 시계나 주파수 측정기와 같은 기기에서는 특히 정확한 주파수를 가진 발진 회로가 필요하다. 따라서 이

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2003.05.04

다운로드 장바구니
디지털 시계 회로 쿼터스 파일 포함(시계, 스탑워치, 알람, 윤달 기능 달력)

■ 디지털 시계의 기능● 입력￭ CLK : 외부에서 제공하는 시스템 클럭으로 8MHz의 신호가 입력된다￭ SW1 : 시계, 달력, 스탑워치, 알람의 모든 변경 기능￭ SW2 ... 월 증가년 설정모드년 증가타이머 모드START/STOPRESET알람 모드분 설정 모드분 증가시 설정모드시 증가오전 오후 설정모드오전/오후 전환알람시간 출력모드∙● 디지털 시계 ... , 1bit 오전 오후 출력, 4개의 LED(모드)■ 각 모드별 동작 설명● 시간 모드￭ 디지털 시계의 초기모드￭ 초기 상태 00시 00분 00초￭ 시스템 클럭에 의한 자동 시간

Non-Ai HUMAN
| 리포트 | 13페이지 | 4,000원 | 등록일 2008.01.04

다운로드 장바구니
[공학]디지털 논리회로 RS플립플롭 JK,D 플립플롭

과 목학 번성 명제 출 일실 험 보 고 서?RS F/F JK F/FCPRSQQ*************1101011001010110010110111111CPJKQQ00000110001001011010101001110100111011111D F/FCPDQQ000001000..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2006.04.07

다운로드 장바구니
[논리 회로 실험]디지털 논리회로 프로젝트 Ripple Adder와 CLA(Carry look ahead) Adder의 비교

은 코딩이 복잡하지만 지연시간과 해저드 발생구간이 적다.Ripple Adder의 모양CLA Adder의 모양디지털 논리회로 PROJECT #1 ... 라 우리가 미리 계산한 C1을 input으로 택하는 방식이다. 이렇기 때문에 Gate수는 많고 회로가 조금 복잡하지만 지연시간이 줄어들고 input들이 거의 동시에 Full Adder

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2005.10.26 | 수정일 2023.05.27

다운로드 장바구니
[회로이론] 10진카운터, 디지털 논리회로 예비레포트

로서의 의미를 가지고 있다.-디지탈(Digital) 신호란?{2종류의 정보를 취급하는 것이며 전압이 있는 상태를 "1" 또는 "H"로 나타내며 없는 상태를 "0"또는 "L"로 표시 ... 한다.{-집적 회로의 종류, 규격{2. 디지털 논리회로(1)디지털 회로디지털 컴퓨터는 자료의 처리, 수치계산, 통신용 교환기, 가전제품, 산업 기기 등 여러 분야에서 활용되고 있 ... 는 게이트의 수에 제한이 없으나, 실제로는 주어진 물리적인 공간의 크기가 곧 포장할 수 있는 게이트의 숫자에 제한이 된다. 논리 게이트의 배열은 디지털 집적회로에서 흔히 사용

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,000원 | 등록일 2003.03.27

다운로드 장바구니
디지털회로 [ 반가산기, 전가산기, 반감산기, 전감산기 _ 사전 ]

3. 반가산기, 전가산기,반감산기, 전감산기제출일실험조이름-사전 보고서-? 실험목적연산 회로의 기본인 가산기, 감산기의 구조를 이해하고, 기본 게이트들을 사용해 가산기와 감산기 ... (Sum)위와 같은 계산을 하기 위한 합(S)과 자리올림수(C)의 논리식은S = A´B + AB´ = A ? BC = A?B로 나타내며, 기호와 진리표 그리고 회로는 다음과 같 ... + AnBnCn-1Cn = An?Bn로 나타내며, 기호와 진리표, 회로도는 다음과 같다.ABCinSCout0000000110010100110110010101011100111111

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
[디지털응용회로 설계 VHDL] 연습문제 레포트 모음

. S0에서 0을 받았을 때 회로는 S1상태로 갈 것이고 출력은 0 이다. 두번째 0 을 받았을 때 회로는 S2상태로 가고 출력은 1이다. 1을 받았다면 회로 ... 는 S3상태로 가고 출력은 1이고 두번째 1을 받았다면 S0상태로 가고 출력은 0일 것이다. S0가 0의 출력을 가지고 있고 회로가 다른 00 이나 11 시퀀스를 받 ... 기를 준비하고 있으므로 S0로 다시 되돌아 가는 것으로 설계 S2에서 00 시퀀스를 받았다면 회로는 S1으로 갈 수도 있고 다시 S2 로 돌아갈 수도 있다. 11 시퀀스를 받았다면 회로는 S3 상태로 간 다음 다시 S0 상태로 간다

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2004.10.11

다운로드 장바구니
[디지털 회로실험] 멀티플렉서와 디멀티플렉서

은 수의 채널이나 선들을 통하여 전송하는 전송기이다. 디지틀 멀티플렉서는 많은 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합회로이다. 정상적인 2개의 입력선과 n개의 선택선 ... 만 출력 데이터 F로 선택된다. 이 때 S0, S1을 선택신호라 한다.그림 8-2 멀티플렉서를 이용한 논리회로 및 등가 스위치 회로(2)멀티플렉서를 이용한 부울 함수의 실현 과정먼저 ... 신호 S0, S1로 바꾸어도 진리표는 변함없다. 그러므로 2×4 디코더는 그대로 1×4 디멀티플렉서가 된다.2.기기 및 부품디지틀 실험장치 TTL 7404(Hex inverter

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2001.10.30

다운로드 장바구니
[디지털 회로] <Pre-report>디지털 실험11장(플립플롭)

하는 회로를 말한다. 플립 플롭은 1개 이상 2개의 입력이 있으며, 출력은 반드시 2개가 존재하며 두 개의 출력은 서로 상반되는 값을 갖는다. 또한 플립 플롭은 2진수 1 bit를 기억 ... 으로) 바뀌게 된다.{{3. 회로도(1) NOR Gate를 이용한 RS Latch[회로도]{[동작파형]{(2) NAND Gate를 이용한 RS Latch[회로도]{[동작파형]{(3) RS ... 플립 플롭[회로도]{[동작파형]{(4) D 플립 플롭[회로도]{[동작파형]{(5) RS 플립 플롭을 이용한 D 플립 플롭[회로도]{[동작파형]{(6) JK 플립 플롭[회로도

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2003.03.16

다운로드 장바구니

이전10개 70 71 72 73 747576 77 78 79 다음10개

파워링크

신청하기