• AI글쓰기 2.1 업데이트
  • 통합검색(1,964)
  • 리포트(1,546)
  • 자기소개서(397)
  • 시험자료(8)
  • 논문(5)
  • 서식(3)
  • 방송통신대(2)
  • ppt테마(2)
  • 이력서(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계 및 실험" 검색결과 841-860 / 1,964건

  • 서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    . Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. 또한, 디지털 논리설계하는 여러가지 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Materials & Methods (실험 장비 재료와 실험 ... 검증은 In-lab 에서 실행함)이 과정은 수행 과제에 사진으로 첨부하였다.2. Materials & Methods (실험 장비 재료와 실험 방법)가. 수행 과제(1) Lab 1
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
  • 9. PLC 모터제어 실험
    기계공학응용실험 보고서9. PLC 모터제어 실험학번:소속: 기계공학부성명:실험일자: 2018.11.21제출일자: 2018.11.26담당조교실험조원1. 실험목적자동화된 기계 ... 의 제어 선형운동 모듈의 이송을 제어하는 실험과 다양한 물체가 흘러가는 컨베이어 시스템에서 물체의 특성에 따라 센서의 입력을 달리하여 입력의 상태에 따라 공압밸브를 이용해 물체 ... 를 분류하는 실험을 PLC 로직 프로그램인 래더 로직 다이어그램을 작성하여 수행한다.3. 이론적 배경(1) 불대수(Boolean algebra)불대수란 2진 변수와 논리동작을 기술
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2019.09.15
  • CMOS 연산 증폭기 결과보고서
    을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 ... 이 50% 되는 시간은 Delay time이라고 하며 입력파형의 50% 지점에서 출력의 50% 지점까지의 지연시간을 의미한다.6. 실험결과 분석? DC동작1) 실험회로2) 실험 ... _{8}의 게이트와 소스 사이에 인가될 것이다.? 우수 부하 극점의 전체 보상1) 실험회로2) 실험결과구형파 10k 소스 연결100Ω 병렬 연결사인파 입력100Ω 있을 때100Ω
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02
  • 회로실험I 예비보고서 - 반가산기와 전가산기
    회로실험I 6주차 예비보고서실험 6. 반가산기와 전가산기목적? 반가산기와 전가산기의 원리를 이해한다.? 가산기를 이용한 논리회로의 구성능력을 키운다.2진 연산(Binary ... 에 가산을 할 수 있는 회로- 두 개의 반가산기와 1개의 OR 게이트로 구성예비과제(1) 이론 부분을 이해하고 AND, OR NOT 게이트만을 사용하여 전가산기를 설계하라.(2) 전가산기의 출력이 S = A?B?Ci 임을 진리표를 사용하여 확인하여라. ... 와 자리올림수 C가 발생하는데,이때 두 출력을 동시에 나타내는 회로를 반가산기라 함전가산기(Full Adder)- A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06
  • 서울시립대 전자전기설계2(전전설2) 2주차 사전보고서
    2019년 전자전기컴퓨터설계실험22주차 사전보고서학번 : 2015-610019성명 : 윤종민1. PROM, PAL, CPLD, FPGA 차이점과 장단점PROM, PAL, CPLD ... , FPGA는 모두 PLD(Programmable Logic Device)인데 이는 소자 제조 후 사용자가 내부 논리회로의 구조를 변경할 수 있는 집적회로이다. 회로가 정의되지 않 ... 을 사용하는 순차 회로나 대용량 회로의 사용에 적합하다. 이러한 특징 덕에 FPGA는 더 유연하고 복잡한 설계를 가능하게 한다. 그러나 더 많은 칩이 들어가기에 칩 한 개당 고비용이
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2019.10.13
  • [논리회로 실험1 결과보고서] 실험7. 부울 법칙과 드모르간의 정리 결과보고서
    .* 부울 법칙 10과 11을 증명하기 위한 회로 설계* 실험을 통해 3-입력 변수를 가지는 회로에 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2 ... . 데이터 관찰내용* 첫번째 회로에 대한 출력부분의 파형(A + 0 = A)OR 게이트의 첫번째 입력 A 는 함수 발생기로 10KHz 의 파형을 인가한 것으로, 두번째 입력 ... 다. 이 출력 파형은 결국 A + B(A 와 B 를 OR 게이트로 연결했을시)와 동일하다.3. 결과 결론회로도타이밍 다이어그램* 회로도에서 A 라고 표시된 부분은 바로 접지와 연결
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27
  • [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서
    한 비동기식 카운터 회로보다 훨씬 높습니다.? 4 비트 동기 카운터는 매 클럭 펄스마다 순차적으로 카운트하기 때문에 결과 출력은 0 ( 0000 )에서 15 ( 1111 )까지 증가합니다.5. 실험방법 순서 ... 1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
  • [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 FPGA를 통한 검증" 예비보고서
    1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 ... 와 Half Adder의 설계 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 예시② 1-bit Full Adder ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01
  • (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 실험2Post Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. 실험 결과 ... array 를 제어하기 위하여 다음과 같은 선언부 변수를 가지는 모듈설계 조건codepin설정Combo box 실험결과(5) 실습58-bit 2’s complement sign ... 어야 제대로 된 실험을 진행할 수 있을 것이라 생각된다.실험의 결과값은 0과 1을 도출해내면 되는 실험으로 오류 없이 원하는 값을 확인할 수 있었다. 하지만 논리회로보다 고려해야할 사항
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24
  • logical circuit 을 이용한 신호등 구현
    논리회로설계 및 실험 1 분반 15 조 제안서 200724490 오승민 201024536 정해인개요 주제 내용 FPGA 보드에서 사용하는 모듈 신호등 작동순서 구현내용 세부내 용 ... 에 구현 수정 , 보완실험을 통한 기대효과 Flowrian 의 사용법을 이해 Fpga 보드 활용 능력 향상 Quters 사용법 숙지 논리 설계에 대한기초적인 이해능력 향상 실생활 ... 전 우회전 방향 표시 보행자 신호 카운트다운 관리자 모드 접속 시 사용신호 컨트롤 회로 구현내용 1- 신 호 현 재 시간 계산기 신호 컨트롤러 Clock 현재 시간 계산기
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,000원 | 등록일 2012.05.05
  • 플립플롭 예비
    1. 실험 제목 : D 래치 D 플립플롭 / J-K 플립플롭2. 실험 목적:① 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대해 입증하고 NAND 게이트 ... 와 인버터를 이용한 게이티드 D 래치 구성 시험을 하고 D 플립-플롭의 테스트 래치와 플립-플롭의 몇 가지 응용회로를 조사한다.② 동기 비동기 입력 방식을 포함한 J-K 플립 ... 플롭의 다양한 구성에 대한 시험을 하고 토글 모드에서 주파수 분할 특성 관찰하고 J-K 플립 플롭의 전달 지연 특성을 측정한다.3. 실험 장비 부품 :1) 7486 quad
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.03.26
  • 디시털시스템실험 - BCD 컨버터, 7seg 회로, 7seg 순차 컨트롤러 결과보고서
    디지털 시스템 설계 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 실험 결과보고서디지털 시스템 설계 실험 2016 전기전자공학부이름 :학번 :실험제목7-s ... egment실험목표1. 라인 디코더를 이용한, 4비트 2진값의 8비트 BCD로 변환하는 컨버터 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock ... 하여 계산결과를 표현하는 7-segment 계산기 구현실험결과실험에서 사용된 코드는 아래와 같습니다..//1// module segment(Ain, Bin, nClk, nRst, oS
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.11.14
  • 판매자 표지 자료 표지
    전전설 레포트, TTL gates Lab on Breadboard
    TTL gates Lab on Breadboard목록실험 목적배경 이론실험 장비실험 방법실험 결과결론 토의참고 문헌1. 실험 목적- 각각의 TTL을 이용하여 논리 회로설계 ... 실험 해본다.2. 배경 이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과가 1이 되는 연산.- 출력은 논리 입력의 합과 같음.(1) OR게이트 논리표 ... )를 산출하는 논리 회로이다.(1) 반가산기 논리표ABSC*************101(2) 반가산기 실습 회로4) TTL gate의 datasheet- 참고문헌 참고3. 실험 장비
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2018.11.25
  • RS래치와 RS플립플롭 실험레포트
    실험(2)5.고찰이번 실험은 RS 래치와 RS 플립플롭의 작동원리와 특성들을 직접 설계와 타이밍도를 그려서 이해하는 실험이었다.RS 래치회로는 입력이 변화되기만 하면 게이트의 지연 ... RS래치와 RS플립플롭1. 실험목적① RS 래치와 RS 플립플롭의 이해② RS 플립플롭의 특성 이해2. 배경이론[1] RS-래치회로(1)RS란 R은 리셋, S는 세트를 의미 ... 논리에 따라 출력이 결정되는 비동기식 회로이다.[2] RS-플립플롭(flip flop)(1)플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로로 CLK
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.06.21
  • counter 회로의 비동기식 counter와 디코더, 7-segment의 동작원리에 대해 이해하고 실험을 통해 확인한다
    정보로 바꿔주는 조합논리회로7-segment7개의 LED를 이용하여 10수를 표현해주는 장치(디지털 논리회로(디코더)를 이용한 10진수의 표현 가능)3.실험 재료-Dual ... -게이트-브레드 보드-7-segment-저항-납, 인두기4.실험 절차 결과counter 회로:10진 카운터up-counter:0~97-segment를 이용하여 숫자로 확인할 수 ... REPORTcounter 회로의 비동기식 counter와 디코더, 7-segment의 동작원리에 대해 이해하고 실험을 통해 확인한다.수강과목 : 기초전자실험21.프로젝트 목적c
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22
  • [기초전자회로실험2] "응용설계 – 발진회로설계 제작" 예비레포트
    은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목? 응용설계 ? 발진회로설계 제작2. 실험주제(1) Wien bridge 발진 동작 ... 을 이해한다.(2) 발진 조건을 구한다.(3) 발진 주파수를 비교 관찰한다.3. 실험장비 부품실험기기오실로스코프1대파형발생기1대디지털멀티미터1대브레드보드1개회로부품저항1KΩ, 10K ... 된다. 이와같이 특정한 핀의 상태를 전환하는 회로에서, 전원에 연결된 풀업저항을 생략하면 스위치를 누르는 순간 전원이 GND와 쇼트된다. 실험시에 논리값에 몰두하다가 무심코 풀업저항
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.05.05
  • 아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서
    this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20
  • [논리회로 실험1 결과보고서] 실험 9. 연필자판기 결과보고서
    결과보고서실험 9. 연필자판기과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 주입된 ‘동전’의 양을 기준으로 하여 ‘연필’과 ‘거스름돈’을 지급하는 논리 회로설계와 구성 ... 결론이전까지의 실험논리회로에 대한 이론이나 기본적인 사항들을 익힐 수 있는 실험들이었다면 이번 실험부터는 무언가 지금까지 배운 이론들을 활용하여 실용적인 회로를 구성할 수 ... .* 실험 회로와 결과에 대한 보고서 작성2. 데이터 관찰내용모델-2 연필자판기의 진리표는 다음과 같았다.입력출력N1D1D2QPNCDC1DC200000
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2019.04.26
  • 시립대 전전설2 [4주차 결과] 레포트
    전자전기컴퓨터설계실험 ⅡPost-report4주차: Combinational Logic을 설계 실험1. Introduction (실험에 대한 소개)가. Purpose of ... 이다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 ... 다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. Results of this Lab (실험 결과)첫번째 실험1비트 반가산기
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29
  • (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,
    으로 오류 없이 원하는 값을 확인할 수 있었다. 하지만 논리회로보다 고려해야할 사항이 더 많아서 각각의 경우를 잘 알고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 전자전기컴퓨터공학부 설계 실험2Post Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 결과 ... 동기식 입력으로 변환하여 사용할 것.(1) 응용과제 설계응용과제 상태도code(2) combo box 실험결과STATE_0일 때출력결과 LED1=0STATE0에서 1입력
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • 전문가 요청 쿠폰 이벤트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 10일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:23 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감