"아주대 논리"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

74HC90 DAC 논리회로실험 논리게이트 고찰 Encoder Decoder 결과 4비트 dac 아주대 논회실 basic gates 아주대 논리회로 아주대학교 DAC

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대 논리" 검색결과 461-480 / 671건

실험7예비.Decoder&Encoder

1. 목 적Counter를 이용해서 Decoding과 Encoding의 코드 변환 동작을 실험하고, 동작 원리를 이해한다.2. 이 론Decoder그림 SEQ 그림 \* ARABIC 1. Decoder Block DiagramDecoding: N-bit의 2진 코드값을 ..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험5예비[1].Latch&Flip-Flop

1. 목 적Flip-Flop의 기본이되는 R-S F/F을 비롯한 여러 종류의 F/F을 구성해보고 동작 특성을 실험을 통해 알아본다.2. 이 론Combinational Logic CKT과 Sequential Logic CKTCombinational Logic CKT는 G..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험9예비[1].DAC&ADC

1. 목 적D/A와 A/D 변환기(Converters) 회로의 구성과 동작 원리에 대해 이해한다.2. 이 론D/A converter기능: Digital 신호를 Analog 신호로 변환하는 장치로, n-bit의 Digital 디지털 신호를 받아들여 아날로그 표본을 만들어..

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
아주대병원 면접 합격자 후기 (상세히 작정, 면접질문80개보유)

합격자면접후기지원병원 : 아주대학교병원2014년에는 다른 때에 비해서 취업난이 심했습니다.3년제가 4년제로 승격되면서 작년에 취업했어야 했던 학생들이 올해 전부 취업을 하 ... 도착해서 기다렸습니다.아주대학교 종합관에서 면접을 보았는데, 1층 로비에 앉을 좌석이 없어서 많은 학생들이 기다리기에 불편했습니다. 그래도 기쁜 마음으로 친구들과 면접 질문 ... 하게 토익 점수 만들어 놓으시면 많은 도움이 될 것입니다.그래도 무엇보다 성적 관리가 먼저입니다. 10%안으로 만들어 놓으시면 좋을 것 같습니다.가장 기본 베이스니까요!무튼 아주대 서류

Non-Ai HUMAN
| 자기소개서 | 8페이지 | 5,000원 | 등록일 2015.02.08 | 수정일 2016.07.07

다운로드 장바구니
스톱워치(stop watch) 설계 프로젝트

1. 설계 목표: FPGA를 사용하여 스톱워치를 설계한다.- 입력 : start/stop, rap/reset 버튼 2개로 구성- 출력 : 7segment 5개를 사용하여 분, 초, 초/10 (00:00 .0)를 구현[ 동작 조건 ]1) 초기상태에서 start/stop ..

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

다운로드 장바구니
판매자 표지

[면접] 대학입시에서 면접에 필요한 모든 것을 담았습니다. 수험생들은 반드시 읽어보셔야 합니다.

숭실대SSU미래인재7311단계(3배수): 서류1002단계: 1단계70+면접30×아주대ACE6031단계(3배수): 서류1002단계: 1단계70+면접30×(의학○)다산인재246서류 ... 적합성, 발전가능성, 인성, 의사소통능력 등개별 면접숙명여대종합종합적사고력, 전공적합성, 의사소통능력 및 인성 등개별 면접숭실대종합전공적합성, 인성, 잠재력10분이내 개별 면접아주대종합 ... 된 관심과 적성- 신뢰성(핵심역량부합도):1단계종합서류평가신뢰성(제출서류신뢰성과 핵심역량 부합도 확인)- 의사소통능력 : 논리적사고와통찰력,의사표현능력(표현과전달)- 인성(공동체

Non-Ai HUMAN
| 자기소개서 | 8페이지 | 3,000원 | 등록일 2019.03.18

다운로드 장바구니
실험 1. Basic Gates(예비)

실험 1. Basic Gates1. 실험 목적⑴ Logic gates의 이해⑵ Logic 회로 구성 법칙의 이해①Boolean equation의 이해②De Morgan의 법칙의 이해2. 주요 이론기본 논리함수는 NOT함수, AND함수 그리고 OR함수를 말한다. 논리기능을 수행하기 위하여 여러 가지의 논리함수들이 사용되고 있으나, 모든 논리 기능들은 기본 논리함수들을 이용하여 구현한다.이들 NOT, AND, OR 함수와 다른 간단한 함수들은 게이트(gate)라 불리는 회로에 의해 표현된다. 게이트는 하나 이상의 신호를 입력으로 받아들여서 기본 논리함수에 따르는 논리출력을 내보내는 회로를 말한다. 이들 게이트들의 기능 표현은 논리기호, 진리표 그리고 부울식, 그리고 타이밍도와 같은 네 가지 방법으로 나타낸다.-not 게이트-정의: 하나의 변수에 적용하며 입력변수 A의 반대 논리값 A'를 출력-AND 게이트-정의: 두 입력변수 A와 B가 모두 1일 때 출력 1이고, 그 이외에는 모두 출력 0-OR 게이트-정의: 두 입력 변수 A와 B가 모두 0일 때는 출력 0이고 그 이외에는 출력 1-만능 게이트: NAND 게이트-(A·B)'로 나타낸다. NAND 게이트가 만능 게이트로 불리는 이유는 2가지가 있다. 첫 번째는 NAND 게이트로만 이용해서 기본 게이트를 표현할 수 있다는 것이다. 그리고 두 번째는 드모르강 법칙을 이용하여 다른 형태의 대체 논리 기호로 표현할 수 있다는 것이다.-만능 게이트: NOR 게이트-(A+B)'로 나타낸다. NOR 게이트도 NAND 게이트와 마찬가지로 NOR 게이트로만 이용해서 기본 게이트를 표현 할 수 있고, 드모르강 법칙을 이용하여 다른 형태의 대체 논리 기호로 표현할 수 있다.(기본 게이트) (만능 게이트)-XOR 게이트-, OR 연산은 입력 A, B가 모두 1일 때 출력이 1이 되는 경우를 포함한다. 하지만 XOR 연산은 A=1 또는 B=1이면 1을 출력하지만 A와 B가 모두 1일 경우에는 1을 출력하지 않는 OR 연산을 XOR 연산이라 한다.2입력 OR 함수 A+B는 변수 A와 B가 모두 0일 때만 0의 출력값을 갖고, 다른 모든 경우에 있어서는 1의 값을 갖는다. 유사하게 2입력 AND 함수 AB는 변수 A와 V가 모두 1일 때만 1의 출력값을 갖고, 다른 모든 경우에 있어서는 9의 값을 갖는다. 이처럼 AND와 OR함수 사이에는 다음 관계를 가지고 있다.A'B' = (A+B)' ↔ A'+B' = (AB)'부울 대수 정리는 부울 변수 간의 기본적인 관계에 관한 규칙이 된다. 이러한 정리들을 이용하면 논리 회로들을 다양한 형태로 조작하고 간단하게 할 수 있다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험 7. Shift Resister(예비)

실험 7. Shift Resister1. 실험 목적여러 종류의 Flip-Flop을 구성하여 그 동작 특성을 알아본다.2. 주요 이론-D Flip-Flop 여러 개가 하나의 묶음으로 같이 동작할 때, 이 묶음을 레지스터라고 한다.예) 2진수로 된 4비트 데이터를 D Fl..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험6 결과보고서

실험 6. Shift Register & Counter(결과보고서)*이번 실험은 앞 반에서 결과 값이 나오지 않는다고 하여 시뮬레이션으로 대체하였다.*실험 1. 시프트 레지스터A. Parallel In/Serial Out(1) 첫번째J-K F/F IC의 핀 2와 7에 ..

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험3 결과보고서 실험 3. Adder & SubtractorLogic gates

실험 3. 가산기와 감산기(Adder & Subtractor)(결과보고서)실험 1예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.《회 로 구 성 도》위 회로 구성도와 같이 XOR gate(7486)와 AND gate(7408)를 이용하여 반가산기를 구성하였..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험2예비[1].CMOS회로의.전기적특성나중

)구간으로 논리값이 정의되지 않음.Schmitt-Trigger Inverters일반 Inverter에 비해 noise를 줄여주는 기능.입력, 출력 전압이 각각 하나씩인 반면 두 개

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
언어습득 이론에서 구성주의 이론을 두 가지 차원에서 각각 설명하고 차이점

: 비고츠키 발달이론의 유아교육적 함의, 경의대, 2006-민지영: 유아문예교육에 대한 교사와 학부모의 인식 차이, 중앙대, 2007-고순옥: 영유아 정상아동의 언어발달과 사회 정서발달 및 환경요인과의 상관관계, 아주대, 2005 ... 적 언어를 통한 사고의 진행은 논리적 사고와 반성적 고찰을 가능하게 하여 지적발달에 영향을 주게 된다 즉, 언어란 생물학적,선천적으로 주어지거나 또는 개인적으로 구성하는 것이 아니

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,500원 | 등록일 2020.06.08 | 수정일 2022.04.20

다운로드 장바구니
실험8. Counter 예비

8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해한다.- 카운터를 이용해 디코딩과 인코딩의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.2. 이론1) 카운터- 계수능력을 갖는 회로로..

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험9. RAM 예비

되어 있는 정보를 주기적으로 재충전해야 하며(refreshing), SRAM의 동작보다 훨씬 복잡하다는 단점이 있다.(4) IC RAMIC RAM은 내부적으로는 배선논리-OR ... 를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired logic)를 구성할 수 있다.3. 실험 준비물(1) 오실로스코프 또는 전압계(2) 5V 전압

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험10. D/A & A/D converter(DAC & ADC) 예비

10. D/A & A/D converter (DAC & ADC)1. 실험목적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.2. 실험 이론(1)D/A ConverterD/A Converter는 위 구조도와 같이 Discrete한 디..

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험7. Shift Register 결과

실험7. Shift Register (시프트 레지스터)1. 실험과정 및 결과실험1. 6bit Shift Right Register.1) 실험 예상 결과: LED가 2개가 동시에 켜지고 CP가 인가되면 한 칸씩 이동한다.2) 실험 결과Q1, Q2 = 1 출력Q2, Q3 = 1 출력Q3, Q4 = 1 출력Q4, Q5 = 1 출력Q5, Q6 = 1 출력Q6 = 1 출력모두 0 출력: 이번 실험은 6bit Shift Right Register 실험으로 첫 번째 J-K F/F IC의 핀 2와 7에 연결된 PR 단자를 접지에 연결한 후 다시 +5V 에 연결하여 두 비트가 1(5V)이 되게 한 후 serial 단은 0의 값을 주고 일정한 클락펄스를 주어 데이터가 클락단위로 한 단씩 다음 단으로 이동하여 출력되어 계속 다음단으로 가다가 결국 정보가 사라져 버리는 동작을 확인하는 실험이다. 직접 실험을 통해서 LED가 처음에는 맨 왼쪽 두 개가 점등 되었고 클락펄스가 인가 될 때마다 한 칸씩 이동하면서 결국엔 모두 소등되었다. 즉 정보가 사라진 것으로 볼 수있다.실험2. 5bit Shift Right Register1) 실험 예상결과: 클락펄스가 인가 될 때마다 정보가 한 칸씩 오른쪽으로 이동한다.모두 이동후 정보가 소멸된다.2) 실험 결과Q1, Q2 = 1Q2, Q3 = 1Q3, Q4 = 1Q4, Q5 = 1Q5 = 1모두 0:이번 실험은 7496 집적회로를 이용해 실험1에서 진행하였던 시프트레지스터의 동작을 확인해보는 실험이었다. 실험1에서는 7476소자(J-K F/F)을 3개(J-K는 6개)를 이용하여 회로를 구성하였지만 이번 실험에서는 7476 소자 하나만을 이용하여 회로를 구성하여서 좀 더 간단한 회로를 구성할 수 있었다. 이번 실험도 실험1과 마찬가지고 처음 맨 왼쪽에 있는 두 개의 LED가 점등되고 클락펄스가 인가될 때마다 왼쪽 LED는 꺼지고 오른쪽 LED는 켜지면서 한 칸씩 이동하고 결국엔 모두 소등되는 결과를 나타냈다. 이는 시프트레지스터의 특징과 같으므로 실험은 잘 되었다고 볼 수 있다.실험3. Shift Right Circulating shift Register실험 결과 :Q1, Q2 = 1 출력Q2, Q3 = 1 출력Q3, Q4 = 1 출력Q4 , Q5 = 1 출력Q5 , Q1 = 1 출력: 이번 실험은 7496 집적회로를 이용해 회로를 구성해서 시프트레지스터의 특성을 확인했던 실험 2에서 마지막단의 출력을 SERIAL 입력단과 연결시켜 값이 사라지지 않고 순환적으로 나타나는 순환레지스터를 구성해 보는 실험이었다. 이 실험의 회로역시 7476 소자 하나만을 이용하여 회로를 구성하여서 아주 간단한 회로가 되었다.실험결과를 보면 실험 2와 동일했지만 마지막에 Q5만 켜지는게 아닌 Q5와 Q1이 켜저서 다시 처음으로 돌아가는 순환을 보여주었다.실험에 대한 고찰: 이번 실험은 일반적인 시프트레지스터와 순환 시프트레지스터를 구성해보고 결과를 통해서 이 둘의 특성을 확인하는 것이었다. 지금까지 진행해왔던 실험은 지난학기에 수강했던 논리회로에서 다뤘던 내용이였기 때문에 이해하는데 많은 도움이 되웠지만 이번에는 생소한 소자였기 때문에 특성을 이해하는데 어려움이 있었다.실험 1에서는 6비트 비순환 시프트레지스터를 구성해서 특성을 확인했다. 이 실험에서는 J-K 플립플롭 6개를 사용하였다. 실험 결과를 보면 먼저 왼쪽의 두 개의 LED가 점등상태에 있다가 클락펄스를 인가하면 LED가 옆으로 한칸씩 이동하면서 켜진다. 그리고 마지막엔 모두 꺼지게 된다. 비순환 시프트 레지스터이기 때문에 처음으로 돌아가지 않고 데이터가 모두 이동하면 사라지게된다. 이 실험에서는 사용되는 플립플롭의 개수도 많을 뿐 더러 확인해야 하는 출력도 많아서 회로를 구성할 때 너무나 복잡해서 힘이 들었었다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험8. Counter 결과

8. 카운터1. 실험과정 및 결과실험 1. 2단 2진 카운터 ? 비동기식 카운터예상결과:실험결과:1234: 첫 번째 실험은 2단 2진 카운터로 비동기식 카운터이다. 따라서 모든 플립플랍에 클락펄스가 들어가는게 아니라 맨 처음 플립플랍에만 클락펄스가 들어가고 그 플립플랍..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험10. D/A & A/D converter(DAC & ADC) 결과

10. D/A & A/D converter (DAC & ADC)1. 실험과정 및 결과실험 1.1) 파형 결과.: 카운터가 0000에서 1001까지 세는 동안 한 계단씩 추가되고 있는 것을 볼 수 있다.: 이번 실험은 D/A Converter 실험으로 디지털의 1과 0의..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험9. RAM 결과

에 연결하고 WE를 접지시킨다.d. 출력단 DO4-DO1에서 입력 데이터를 읽는다.e. ME와 WE를 +5V에 연결시킨다.이와 같은 실험과정에서 +2.5V보다 높으면 논리 “1 ... ”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. 측정된 데이터(0과 1)를 기록한다.5) 동작, DRO/NDRO에 대한 검사, Volatilitya. 5V를 16번 핀

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험 3. 가산기 & 감산기 결과

하라.A = 0, B = 1 인 모습.< Truth Table >입력출력ABB (빌림수)D0000011110011100○ 시뮬레이션 결과와 비교반감산기의 논리회로도○ Comment

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니

이전10개 19 20 21 22 232425 26 27 28 다음10개

파워링크

신청하기