• AI글쓰기 2.1 업데이트
  • 통합검색(649)
  • 리포트(641)
  • 시험자료(6)
  • 자기소개서(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전자회로 전자회로설계실습 amplifier 전자회로실험 bjt amplifier common emitter amplifier CS amplifier 신호발생기 예비 시립대 마이크로
판매자 표지는 다운로드시 포함되지 않습니다.

"simulation 파형" 검색결과 361-380 / 649건

  • 자료 표지
    Inverse system & Minimum phase system
    창 실행화면simulation1 프로그램을 실행시킬 경우, 위와 같이 해당 단계의 문제가 해결될 때마다 완료된 것을 알리는 문구가 출력되도록 설정하였다.1-1. 주어진 LTI ... utoff frequency=π/N에 맞춰서 Gain은 L이 되도록 설계한 결과 다음과 같은 파형을 얻을 수 있었다. 또한 이를 IFFT를 하여 time domain에서 sinc형태 ... 의 파형으로 나타나는 것을 확인할 수 있었다.1-4. 위 system의 inverse system에 대한 frequency response Hi(z)를 구하고, spectral
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,500원 | 등록일 2013.10.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차예비
    고려n File의 기능만으로 검증하는 시뮬레이션으로 결과 파형에 delay time의 요소가 없다.timing simulation하드웨어적인 요소가 반영된 시뮬레이션으로 target ... 로 생성한다.3. test bench 생성다음과 같이 test fixture를 이용하여 test bench를 구현한다.나. 시뮬레이션Functional simulation디바이스 ... PreliminaryReport주 제: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    중심주파수 38kHz, 대역폭 3kHz인 BPF 설계
    prototype의 R _{1} `,``R _{2} `,``R _{3}의 값을 구하여 BPF의 각 저항 값을 도출.2) PSpice simulation을 사용. 도출한 저항 값으로 회로를 구성 ... 다.⑦ 실제 회로의 측정 및 결과앞서 말했듯이 초기 설정했던 중심 주파수 38kHz보다 PSpice simulation과 실제 회로의 스펙트럼이 약 10kHz 더 낮게 측정됐다. 이러 ... 을 기반으로 리모콘 수신모듈에서 사용되는 중심주파수 38kHz, 대역폭 3kHz인 BPF를 제작해보고자 한다.② 설계 사양sixth-order FilterNarrowband Band
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2014.02.02
    다운로드 장바구니
  • 자료 표지
    9조 pre 2주 opamp adder&subtractor
    한다. 키르히호프 전류 방정식을 사용하면 이고, 가 된다. 즉, -의 단자로 입력이 들어가서 파형이 반전되어 출력된다는 것을 의미한다. simulation 결과 [1-1] 실험에 사용 ... 가 Vo = 2+3+5 = 10V이고, 반전된 파형이 나온다. [2-2] 2개의 입력 신호를 subtract하는 회로를 operational amplifier를 사용하여 설계하고 출력 ... 동작원리를 알고, 이를 이용하여 adder circuit(가산기)과 subtractor circuit(감산기)을 실제로 구현하고 이해할 수 있다. 배경 이론 op-amp는 원래 덧
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2014.03.06 | 수정일 2025.04.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차예비
    한다.나. 시뮬레이션Functional simulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션으로 결과 파형에 delay time의 요소 ... );input [3:0] x, y;output [3:0] d;output b;assign {b, d} = x - y;endmodule구현 회로코딩simulation9(1001)-3 ... PreliminaryReport주 제: Lab#04 Combinational_Logic_Design_Ⅰ@ Arithmetic_Logic and Comparator지도교수 : 신
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습1 [결과레포트]
    에 delay time의 요소가 없다.Timing simulation위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션Target 디바이스와 핀 설정 ... , 프로그램[IMPACT]ISE SimulatorBehavioral Simulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션결과 파형
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    논리회로실험 4주차 결과보고서
    하는지 Modelsim과 Quartus Ⅱ를 이용하여 증명한다.2) code를 입력하여 simulation을 실행한다.다음 코드에서 입력 값은 A,B,C이고 출력 값은 X,Y,F이 ... 를 입력하여 simulation을 실행한다.[ 실험 2 ]2. F = A` + B` + C` , S = (A · B · C)` 두 식은 DeMorgan's Law를 이용하면 서로 ... 보다 훨씬 간결하게 표현가능 하였다.c) 간소화전 부울식 (F)와 간소화 후 부울식 (S)을 Modelsim을 이용하여 결과 파형을 비교하여라.간소화전 부울식 (F)와 간소화 후 부울식
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    Verilog를 이용한 Arithmetic Logic Unit (ALU) 구현 (컴퓨터 아키텍쳐 실습)
    imulation 이후 Add to waveform 을 실행하여 입력에 따라 변화하는 C 값을 파형으로 관찰하고 조교님께 검사를 받았다. ... 적으로 가지고 있어야 한다. 그리고 shift and add/subtract 방식으로 곱하기와 나누기를 수행하는 serial multiplier/divider module을 구현 ... .v가 바로 그것이다. 둘 다 Combinatorial 회로이기 때문에 따로 clock을 줄 필요는 없었고 시간에 따라 A, B, OP를 변화하게 만들었다. Initialize s
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08
    다운로드 장바구니
  • 자료 표지
    [5주차] 실험 9. 최대 전력전달, 실험 10. 오실로스코프의 사용법, 실험 11. PSpice를 이용한 회로의 Simulation 및 설계과제 결과보고서
    . PSpice 실험 회로 (4).Psipce simulation 결과3. 결과분석 및 토의이번 실험에서는 PSpice를 이용하여 기초전자공학 실험내용을 simulation해보 ... 가 취해진 후에 파형에 영향을 주는 것은?동기가 취해진 후에는 관측 파형의 진동수와 진폭만이 파형에 영향을 준다.(2) 스코프에서 광점에 한 곳에 오래 머물러서는 안되는 이유 ... 와 Time/Div가 서로 상호작용을 미친다. Volts/div을 통해, 화면상의 y축을 조절하여 수직 평향 감도를 바꿀 수 있고, Time/div을 통해 x축을 조절하여 cm/s
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 1,000원 | 등록일 2014.02.17 | 수정일 2014.11.26
    다운로드 장바구니
  • 자료 표지
    [제어공학실험] 진 - 지상 보상기 회로 실험 설계 레포트
    출력파형과 위상지연각을 측정하라. 각각의 결과에 pspice simulation 및 matlab simulation 결과를 도시할 것.100hzw= 750Vpp = 200mV위상 ... -진상 보상회로를 구성하라.실험 3.2가변저항R _{2}를 2kR _{4}를 100k 및C _{2}를 0.2uF로 정하였을 경우 지상-진상보상기의 전달함수를 구하라진상#alpha ... = {R _{2}} over {R _{1} +R _{2}} ,T=R _{1} C _{1}#지상#G(s)= {S+ {1} over {R _{3} C _{2}}} over {S+ {1
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.12.29
    다운로드 장바구니
  • 자료 표지
    [결과]설계실습6. DCPowerSupply 설계
    , 정현파 5㎑의 입력파형을 인가하고 저항 양단에서의 출력파형을 Pspice simulation을 통해 나타내었다. 이때 나타나는는 4.5V,은 3.17V으로 나타나며= 1.33V ... 들은 각각 회로도, simulation, 측정파형을 나타낸다. 시뮬레이션으로 측정한 출력파형의 전압은 4.45V이며 오실로스코프로 측정한 출력파형의 전압은 4.401V로 1%정도 ... 를 기입하여라. 예비보고사항에서 PsPice simulation한 결과와도 비교하여라.다시 커패시터를 연결한 후 전압파형을 측정한 모습이다. 1번 실험에서 측정한 결과이며 2번실험
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2011.08.12
    다운로드 장바구니
  • 자료 표지
    논리회로실험) 부울대수의 간소화(2) 예비보고서
    & digital simulation2) ModelSim : Program simulation wave* 실험 과정- 본 실험은 부울 대수 식을 Quartus II Verilog ... = ab' + a'b'c 에 대해 Velilog HDL 만들고 ModelSim 이용하여 파형 확인2 ) s = b' ( a + c )에 대해 Velilog HDL 만들 ... 적 비슷한 문법이 많아서 쉽게 접근 가능하다.- 시간에 대한 개념이 포함되었다.ex) # 값- 시스템 기능 연산자를 사용할 수 있다.2) Verilog HDL 사용 특징- 대문자
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    다단증폭기회로 설계 동작점 및 파형 분석
    Two-stage Amplifier 파형 및 gain, 동작점 설계아래의 이단 증폭기에서 각 노드에 걸리는 전압 및 파형을 구하고, gain 을 구한다.현실적 제한 요소:① 경제 ... 설명하시오.: 대부분의 경우 이론값과 Multisim의 simulation 결과외 비슷했다. 하지만, 이론에서 계산한값은 이상적인 결과이고,주파수 부분에서 또한, 차이를 느낄 수 ... 만, Multisim의 simulation에서는 매우 작은, 전압이 존재했다.이는,주파수의값에서,주파수의값을 조정 하므로,주파수를 더 높인다면,이라는 식의서 보듯이,주파수가 0인 경우
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2012.05.18
    다운로드 장바구니
  • 자료 표지
    설계3. OP AMP RC FILTER(예비)
    FILTER 설계이다.교재에 제시된 OP-AMP-RC RESONATOR(Antoniou inductance-simulation circuit) 와 KHN biquad circuit 2가지 ... 회로가 주어지는데 이 중 OP-AMP-RC RESONATOR(Antoniou inductance-simulation circuit) 회로를 채택하여 설계하고 second order ... magnitude response 측정 결과를 그래프로 그리고, 설계 시뮬레이션결과와 비교하시오.d) 입력에 square wave 신호를 인가한 후, 주파수를 변화시키면서 출력파형
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2013.06.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [7주차] Transistor의 응용 회로 실험 2 예비레포트
    를 회로해석 또는 simulation을 통하여 구하시오.(실험7주차의 예비보고서 (5페이지 이내)와 결과보고서(10페이지 이내)는 간단히 작성하세요)실험 1. Digital Logic ... 값을 조정하여 만듦)실험1-(a) R_L 값을 1kohm 으로 하고 V_IN2 를 0V 와 5V 를 인가한 경우 그림 7-1, 그림 7-2 의 출력 파형을 도시하시오. 각 입력 V ... 1-(a)-1 회로도실험 1-(a)-1에서V _{i n 2}=0V일 때, 입력파형V _{i n 1}과 출력파형V _{out} (green:V _{i n 1}、red:V _{out
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2013.10.28
    다운로드 장바구니
  • 자료 표지
    [회로이론] 텀프로젝트 - Power Source Line Filter
    mode그림 #6. Common mode의 PSpice Graph위의 그래프는 common mode에서의 출력파형을 log scale에서 그려본 것이다. 10MHz 부근에서의 y축값 ... _{2} =0.000004,C _{3} +2C _{4} =0.000002 이다.PSpice로 simulation을 하여 적절한C와L의 값을 찾으면,C _{1} =2 mu FC ... mode그림 #8. Differential mode의 PSpice Graph위의 그래프는 Differential mode에서의 출력파형을 log scale에서 그려본 것이다. 60
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2014.05.06
    다운로드 장바구니
  • 자료 표지
    반전 증폭기 예비+결과레포트
    Appendix B (for the fault simulations portion of the exercise).☞ 부록 B에 결함 분석 차트의 6개의 복사본을 만든다. (오류에 대한 실험 ... _{I}} = {R _{F}} over {R _{A}}The inverting amplifier is very similar in some respects to common ... -emitter(CE) and common-source(CS) amplifiers.☞ 반전 증폭기는 공통 이미터 (CE) 및 공통 소스 (CS) 증폭기 몇 가지 측면에서 매우 유사
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.10.24
    다운로드 장바구니
  • 자료 표지
    HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴
    Integrated and EDA partner synthesis and simulation toolsISE CompileSynthesize : 설계 파일 변환 작업Implement ... Post-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 -담당 교수담당 조교실 험 ... (Equipment’s, Devices) of this Lab다. Matters that require attentions3. Results of this Lab (실험 결과
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    [결과]설계실습8. Common Source Amplifier 설계
    . 입력파형과 출력파형이 오실로스코프에 동시에 보이도록 조정한 화면을 simulation결과와 함께 제출하라. (반드시 Ch.2에 출력을 연결하고 coupling을 dc로 하라 ... 째 그림과 같이 이득 100의 회로도를 구성하고 실험을 진행하였다. 아래의 그림은 PSPICE를 통해 simulation 한 파형이다. 입력 파형의 최대값이 약 23mV이므로 100배 ... 에 가까운 이득파형이 나옴을 눈으로 쉽게 확인할 수 있다.이 그림은 위의 회로를 구성하여 오실로스코프를 통해 측정한 파형이다. simulation한 값과는 달리 이득이 50
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2011.08.12
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험1-5주차결과
    generator에 인가하는 방법 및 각 저항에 걸리는 전압과 그 파형을 oscilloscope로 측정하고 P-Spice로 simulate한 값과 비교/분석할 것이다. (2 ... 고 probe를 보정한다. 실험2를 통해서 Impedance의 개념과 Impedance matching의 중요성에 대해서 논할 것이다. 실험3에서는 여러가지 파형을 function ... 의 주파수 sweep을 선형 혹은 지수 형태로 할 것인가를 선택한다. ▶ Start Frequency : 시작 주파수를 입력한다. ▶ End : 끝점 주파수를 입력
    Non-Ai HUMAN
    | 리포트 | 46페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 29일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:49 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기