"3D V-NAND"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디집적 아날로그 Encoder Decoder 결과 집적회로공정 에지트리거 ttl nand 논리 디지털공학실험 반도체 pest 분석 중앙대 Decoder 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"3D V-NAND" 검색결과 341-360 / 480건

복호기와 부호기

와 같이 순차적으로 5V의 값이 나타남을 확인할 수 있었다.위의 그래프에서 X축에 있는 1~12까지의 숫자를 열이라 한다면 1열에서는 A'B'이 발광 2열에서는 AB'이 3열에서는 A ... 의 출력이 결정되고 이때 A'을 제거하여도 기존의 파형을 유지함을 확인 할 수 있었습니다.그래서 그것을 표로 정리한 것이 위의 표입니다.4)인코딩-10진/ Excess-3코드회로3 ... 는 연결하지 않아도 된다.회로4를 구성한 후에 파형발생기를 사각파, 5VCC로 하고, +,-2.5V의 파형을 갖게 한다. 그리고 눈으로 식별이 가능 할 수 있도록, 파형의 진동수는 1

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

다.[그림 C]-4-[그림 D] 마스터 슬레이브(Master Slave)3.1 RS Latch[그림 A](a)NAND Gate를 이용한 RS Latch (b) NOR Gate를 이용 ... Gate)? 7410(3조 3입력 NAND Gate)? 74279(4조 RS Latch)? 7474(2조 D Filp Flop)? 7476(2조 JK Filp Flop)-11 ... )RSQWQW1010110200XX103101001400XX01510100161110XX-6-3.2 동기식 RS Flip Flop① NAND Gate로 만을 사용하여 [그림 A

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
Full adder 와 Full subtracter 예비

omplement 감산동작을 수행한다.3. 실험 기기 및 부품1) 오실로스코프(CRO) : 1SET2) 직류 전원 공급기(5V, 50mA) : 1SET3) IC 7400(quad 2 ... -input NAND gate)4) IC 7402(quad 2-input NOR gate)5) IC 7404(hex inverter)6) IC 7410(triple 3-input ... 의 논리식은 서로 다르나 카르노 맵에 의하여 간소화할 수 있다. S와의 덧셈은 두 개의 반가산기로 수행할 수 있으며 D와의 뺄셈은 두 개의 반감산기로 수행할 수 있다.그림 28-1 4

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

다운로드 장바구니
설계-lab4-3 마지막 레포트 셀디자인

hematic(7)ERC에서 추출된 netlist 파일을 이용하여 post-layout simulationD-FF 동작은 clk이 상승엣지일 때의 D값을 출력으로 나오는데 3m~4m구간 ... 와 b가 1일 때인 0~2m구간과 8m~9m에서 출력이 0이되는 것을 확인할 수 있다.2)D-FF(1)gate level의 schematic(2)TR level의 schematic ... 을 보면 3m에서 clk이 상승하고 d값은 0이기에 그전까지 1을 유지하던 출력값이 y가 d의 값 0으로 바뀌는 것을 확인 할 수 있다.3)MUX(1)gate level의 sc

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2010.08.28

다운로드 장바구니
반도체 공학 개론 HW#2

, 정밀기기컴퓨터 등에 광범위하게 사용할 수 있다. 한국에서는 LG반도체(주)가 1984년 미국, 일본에 이어 세계에서 3번째로 이 첨단 반도체의 제조공정기술 개발에 성공했다. ... )를에 정보의 입. 출력이 자유로운 D램, S램의 장점도 지녀 쓰임새가 갈수록 커지는 반도체라고 할 수 있다.NAND는 데이타 저장용량이 크고 NOR는 데이터 처리속도가 빠르 ... 칩셋이 주고받는 데이터 폭은 1초에 3.2GB다. RD램을 쓰면 메인보드 칩셋과 나누는 데이터 폭을 3.2GB로 맞출 수 있다.- 비메모리13) ASIC(Application

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,500원 | 등록일 2011.06.12

다운로드 장바구니
고등학교> 디지털논리회로 논리게이트 지도안(갑종 지도안 5단계)

관가. 학습문제1) 단원 내용가) 불 대수와 기본 논리 게이트(1) AND 연산(2) OR 연산(3) NOT 연산나) 불 대수와 기타 논리 게이트(1) NAND 연산(2) NOR ... 해할 수 있도록 지도한다.- 논리회로에서의 기본 게이트의 동작과 불 대수와의 관계를 알고 진리표를 작성할 수 있도록 지도한다.- 기타 논리 게이트를 조합한 NAND, NOR ... 한 NAND 연산과 NOR 연산을 알고 이를 설명할 수 있다.(2) XOR 연산과 XNOR 연산을 설명할 수 있고 응용 회로를 이해할 수 있다.(3) 버퍼 기능에 대하여 이해하고 설명

Non-Ai HUMAN
| 리포트 | 43페이지 | 1,000원 | 등록일 2010.05.22 | 수정일 2019.10.17

다운로드 장바구니
[예비보고서] 논리게이트 예비보고서 디지털공학실험

4논리 게이트-1■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 NAND, NOR 및 인버터 게이트의 진리표 작성● NAND와 NOR 게이트를 이용 ... 한 다른 기본 논리 게이트의 구성● ANSI/IEEE 표준 91-1984 논리 기호의 사용■ 사용 부품7400 quad 2-입력 NAND 게이트7402 quad 2-입력 NOR ... 참조).R/R은 HIGH일 때 (참으로) 선언된다.는 LOW일 때 (참으로) 선언된다.그림 4-2 선언 논리의 예기본 논리 게이트들에 대한 기호들이 그림 4-3에 그려져 있

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
래치 및 플리플롭

=1일 때 출력이 반전될 뿐이다.3. 가상실험 및 실험결과①RS 플립플롭☞ 회로구성도☞ 가상실험결과V1 *[R,S]=[0,0]V2 *[R,S]=[0,0]V1 *[R,S]=[0,1]V ... 1인경우는 잘못된 경우입니다. RS플립플롭은 신호의 상태를 잠깐 기억시켜주는 장치입니다. S는 R이 리셋 S는 셋이고요 D는 데이터를 의미 하는것입니다.NAND도 Q=1일때 세트고 ... 경우입니다.☞ D 플립플롭: 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한 방법한가지 입력만을 공급한다.RS플립플롭에 약간의 변형을 가한 것으로데이터 플립플롭이

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2008.03.13

다운로드 장바구니
논리회로 실험 - 디코더, 인코더 결과보고서

다.표1. MOD-3 카운터 디코딩다음 파형을 관찰하는 데는 7420 NAND gate의 입력 4, 5번 핀은 연결하지 않은 상태라도 지장이 없다. 디코딩된 파형을 보고 그린 후 ... 한다.4번 실험. 인코딩 ? 10진 / Excess-3 코드(1) 인코딩 - 10진 / Excess - 3코드그림 7의 회로를 구성하라. 출력 D, C, B, A의 전압을 측정 ... 출력을 입력으로하는 NAND게이트의 출력은 무조건 H가 된다. 따라서 A와 B는 H가 되고 C와 D는 L이 된다. 동일하게 decimal1을 5V에 연결시켜주면 NOT게이트의 10

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니
Transistor를 이용한 NAND 회로

하다.×10-3＝2.5mA여기서 hFE는 직류전류 증폭률이며 여기서는 100이라 가 정하고 있다.VO＝5V－R3 IC이므로,VO＝5－1×103×2.5×10-3＝2.5V가 된다. 이 값 ... 다.그림 3(b)에 한쪽 입력이 0V(GND)에 접속되었을 경우를 나타낸다. 이 때는 D2에 전류가 흐른다. D1에는 역 전압이 인 가되므로 전류는 흐르지 않는다. A점의 전압은 0 ... 적으로는 다이오드로 나타낼 수 있다. 그림 3(a)의 DTL NAND의 D1, D2, D3를 이 멀티이미터 트랜지스터로 치환한 것이 그림 7에 나타난 TTL NAND의 기본회로이

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2007.05.24

다운로드 장바구니
논리회로실험 counter resister

,B의 자리가 1인 십진수는 0,3,4 이고,A의 자리가 1인 십진수는 0,2,4 이다.그러므로 D출력부인 NAND gate에는 5에 해당하는 신호의 보수 (NOT gate ... gate를 거치게 해, 최종적으로 AND gate의 결과물을 얻도록 하였다.)실험 2. 3진 카운터※ 결과 분석각 J-K 플립플롭에서 J값에 변화를 주는 파형을 입력해 일정주기 ... 을 이용한 3진 카운터로 3종류의 각기 다른 파형을 얻어내어 3개의 출력값을 정의할 수 있게 되었다.CountCount stateBasic NAND

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
쌍안정멀티바이브레이터(Flip-Flop).

회로다 주(Master)의 위치에 있으며 다른쪽이 종(Slave)의 위치에 있게 되므로 전체회로를 주종(M/S) 플립-플롭이라고 한다.3. NAND 게이트로된 플립플롭① SR ... 한다.2) 준비 사항① CRO - 1대② 전원(+5V,50mA) - 1대③ 스위치 판(각 5개의 스위치 부착) - 2개④ SWG(+5V출력, 주파수 10[㎑]) - 1대또는 펄스 ... 발생기(50㎲) - 1 대⑤ IC : 7400, 7402, 7472 - 각 1개3) 관련 이론1. 쌍안정멀티바이브레이터(Flip-Flop)의 정의와 원리플립-플롭을 쌍안정 멀티

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,500원 | 등록일 2009.07.11

다운로드 장바구니
부울대수의 정리(결과)

을 익힌다.▣ 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.2. 실험 결과그림 2-3 AND-OR과 OR-AND 게이트 실험회로D표 SEQ 표 \* ARABIC 1 ... AND-OR과 OR-AND 게이트 실험회로입력 신호출력 신호ABCXY000155 mV155.3 mV001154.9 mV155.2 mV0104.39 V4.37 V0114.38 V4 ... .38 V100155.2 mV155 mV1014.37 V4.38 V1104.38 V4.37 V1114.37 V4.39 V3. 고찰이번 실험은 부울대수의 기본적인 공리와 정리를 이해

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2010.07.14

다운로드 장바구니
D플립플롭을 이용한 시프트 레지스트 설계

최종보고서-차례-1. 회로설계의 목적 및 계획 2. 역할분담 3. D flip/flop 을 이용한 shift register란? 4. MaxPlus II를 이용 ... CLKDNext state Q0XNo change10Q=0;Reset state11Q=1;Set state1D*************11- D-래치 -3. D flip/flop ... 변화)4. MaxPlus II를 이용한 Simulation(계속)Depletion mode TR Vth = -2V, Enhancement mode TR Vth = 1 V D-F/F

Non-Ai HUMAN
| 리포트 | 16페이지 | 10,000원 | 등록일 2009.04.10 | 수정일 2017.07.16

다운로드 장바구니
BCD TO 7 SEGMENT

- SegmentInput : 4Bit – BCD Code3. K-Mapa, b, c, d, e, f, g는 K-Map를 이용하여 간략화 할 수 있다. a 을 간략화 하면 ① : B ... 수 있다.3. K-Map(계속)b 을 간략화 하면 ① : B' ② : CD ③ : C'D' b = ① + ② + ③ + ④ B' + CD + C'D' 으로 나타낼 수 있 ... 고 Diagram 으로 나타내면 다음과 같이 나타낼 수 있다.3. K-Map(계속)c 을 간략화 하면 ① : B ② : D ③ : C' c = ① + ② + ③ B + D + C

Non-Ai HUMAN
| 리포트 | 22페이지 | 10,000원 | 등록일 2009.04.10 | 수정일 2017.07.16

다운로드 장바구니
자료 소스 코드

- 1번 arith.v 코드`timescale 1ns / 1psmodule arith(A, B, Y1, Y2, Y3 /*, Y4, Y5*/ );// Y4, Y5는 주석 처리 하 ... ; 부분에서 WARNING:Xst:643 - "arith.v" line 15: The result of a 3x3-bit multiplication is partially used ... behavior. 이 발생하여 이를 해결하기 위해 Y3의 출력 비트를 기존의[4:0]에서 [5:0]로 수정하였습니다.- arith.v 의 Wave- arith.v 의 RTL

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2010.10.17

다운로드 장바구니
생산운영관리-삼성전자VS도시바

공장건설 → 효율성 추구경쟁우위를 갖는 주문형 반도체VS.세계 반도체 업계 순위 “3위”기 업 소 개II.도 시 바 반 도 체NAND Flash 시장에서 “2위”매 출 액 현 환 ... .삼성전자 - 반도체부문 전략신제품개발의 속도전적극적 연구개발 투자공격적인 병행개발D-RAM 신제품개발다른 메모리 개발속도향상나! 관행2세대 제품 병행개발3세대 제품 동시개발 체제 ... 소 개II.삼 성 전 자 반 도 체삼성전자에서 『반도체』가 차지하는 비율29%29%3%↑기 업 소 개II.삼 성 전 자 반 도 체05년~08년 “R D”에 투자한 비용년 도연구개발

Non-Ai HUMAN
| 리포트 | 30페이지 | 1,000원 | 등록일 2009.10.22

다운로드 장바구니
NAND, NOR, XOR

)'실 험 2실험회로진리표입력 (V)출력 (V)ABX001100550101050510004.540.180.180.16결과식X = (A+B)'실 험 3실험회로진리표입력 (V)출력 (V ... + A'B)C' + (AB' + A'B)'C)D' + ((AB' + A'B)C' + (AB' + A'B)'C)'D - ③ ... 실 험 목 적▶ NAND, NOR, XOR 게이트의 동작 특성 이해 및 응용.NAND 게이트 (7400)▶ AND 게이트에 NOT 게이트를 직렬로 연결한 것과 같은 원리

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.10.15

다운로드 장바구니
트랜지스터 스위치

트랜지스터는 OFF되고, P-MOS 트랜지스터는 출력을로 풀업시킨다.(D 영역에서 구한 식을 이용해서) 대칭관계를 이용해의 식을 얻을 수 있고, 이것을 이용해서 최종적인의 값을 구할 수 ... )ON(saturated)DON(saturated)ON(linear)EOFFON(linear)◆NAND 게이트의 MOS 회로 ◆NOR 게이트의 MOS 회로 2. 실험 결과[V][V ... 35-8(b)[V][V][A]계산값0.0081.712.1190.0010측정값12.12712.1190.0002-5.985 - (a)이고,이므로의 값이 입력전압인의 값과 거의 비슷

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.08.30

다운로드 장바구니
트랜지스터

하다.×10-3＝2.5mA여기서 hFE는 직류전류 증폭률이며 여기서는 100이라 가 정하고 있다.VO＝5V－R3 IC이므로,VO＝5－1×103×2.5×10-3＝2.5V가 된다. 이 값 ... 다.그림 3(b)에 한쪽 입력이 0V(GND)에 접속되었을 경우를 나타낸다. 이 때는 D2에 전류가 흐른다. D1에는 역 전압이 인 가되므로 전류는 흐르지 않는다. A점의 전압은 0 ... 적으로는 다이오드로 나타낼 수 있다. 그림 3(a)의 DTL NAND의 D1, D2, D3를 이 멀티이미터 트랜지스터로 치환한 것이 그림 7에 나타난 TTL NAND의 기본회로이

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,500원 | 등록일 2007.01.20

다운로드 장바구니

이전10개 13 14 15 16 171819 20 21 22 다음10개

파워링크

신청하기