"VHDL설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fsm 보고서 FPGA FPGA 사칙연산 verilog 결과보고서 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계실험" 검색결과 301-320 / 346건

ASIC실험

2. 실험내용 title 6주차: Combinational Logic: odd parity checker(실험보고서)3. 설계방법 3-bit 데이터(S2, S1, S0 ... . VHDL 코딩 parity checkerlibraryieee;use ieee.std_logic_1164.all;entity Parity_checker isport(s : in s

Non-Ai HUMAN
| 리포트 | 5페이지 | 8,000원 | 등록일 2008.09.03

다운로드 장바구니
VHDL을 이용한 비만도 체크 체중계

프로젝트 구현 시 중점 사항 및 고려사항 결정- 전체적인 회로도 작성사용언어 조사 및 조원역할 분담- 사용언어. VHDL- 전체적인 회로도 분석, 설계 역할 분담조원 모두 참여 ... 090520~090525VHDL 언어의 사용 방법 습득- VHDL을 이용한 회로 설계 방법에 관한 필요한 사항을 개인별로 조사후 종합 / 사용법 공유프로젝트 설계 시 참고할 수 있는 자료 ... 수집개인별 조사후조별 회의(조원모두 참석)090523 ~090607설계설계 배선도에 따라 구현되는지 실험 및 검토제작 결과물 오류체크 및 수정조원 모두 참여090607

Non-Ai HUMAN
| 리포트 | 29페이지 | 4,000원 | 등록일 2009.07.05

다운로드 장바구니
vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

Statement① Describe what is the problem.주어진 entity로 디지털 시계를 설계하며, pin할당 역시 주어진 pin table을 참고하여 할당 ... 한다. 세부 조건으로는 12:59:59초 다음은 13:00:00이 아닌, 01:00:00이 되고, 리셋시, 12:58:20초로 초기화가 되게끔 설계한다.② Describe how do

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
vhdl을 이용한 RAM 설계

1. PurposeType 구문을 이해한 후, ROM 설계에 적용시킨다. ROM의 동작 특성을 이해 한 후 RAM에 적용시켜 Read&Write 기능을 하는 RAM을 설계할 수 ... 예제를 참고하여 Enable을 가지는 single-port RAM을 설계한다. 조건으로는 주어진 entity 및 testbench를 사용하며, clock 주기는 10ns이

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
VHDL M bit 가산기와 비교기(prelab 입니다)

전자전기컴퓨터설계실험IIIPRELAB REPORT[M bit 가산기와 비교기]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK \l "purpose" 1. Purpose ... . Purpose of the Experiment이번 실험은 조합논리회로를 이용한 가산기(adder)와 비교기(comparator)의 동작을 이해하고 설계하는 것이다. 또한 M bits ... 가산기와 비교기의 VHDL 설계 표현에 대하여 공부하도록 한다.2. Theory(Pre Report)1. Design a 4-bit adder using two 2-bit

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
bcd to excess-3 코드의 spartan-3 보드 구현결과(VHDL)

파일내용 상세보기 전자전기컴퓨터설계실험ⅢBCD to Excess-3 code Converter목 차실험 목적 실험 도구 Post Lab (실험 결과 및 분석, 논평)실험 목적이번 ... 실험은 Xilinx 프로그램을 활용하여 BCD코드를 Excess-3 코드로 변환시키는 변환기를 구현하는 것인데, Behavioral VHDL 모델과, Data Flow모델을 각각 ... 사용해서 원하는 결과값을 얻을 수 있도록 구현해본다.실험 도구personal computer, Xilinx ISE 9.2i program, Spartan-3 Board, JTAG

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
FPGA를 이용한 신호등구현

동작과 응용 설계에 대한 실습과 VHDL(VHSIC Hardware Description Language)언어를 통한 Cording 실습 그리고 Test board를 통한 구현 ... 에서 디지털 회로설계에 많이 적용되고 있는 FPGA를 이용하여 사용자가 설계한 회로를 직접 하드웨어를 이용하여 동작시킴으로 이론교육에서 얻을 수 없었던 여러 가지 동작 현상을 실험 ... - , simulation뿐만 아니라 합성을 위한 설계 기능을 갖춘 표준화된 언어로 VHDL을 인식하게 되었다.2. VHDL의 특징? 표준으로 공인된 HDLVHDL은 IEEE에 의해

Non-Ai HUMAN
| 리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
디지털 회로설계 실험 3주차 레포트

1. Decoders and Encoders2. 실험목표1. 일반적인 binary decoder의 동작 원리를 이해한다.2. 7-segment decoder의 동작원리를 이해 ... 한다.3. Encoder의 동작원리를 이해한다.4. 표시장치(display devices)의 동작원리를 이해한다.3. 실험과정3-1. Binary decoder 구현74LS04 TTL ... . Combinational 회로 설계그림 3.15와 같이 x,y,z의 값을 넣고 minimization을 하여 회로를 최대한 작게 구성한다. 그 다음 위의 공식을 이용해서 구한 최소화된 회로

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2008.12.01

다운로드 장바구니
삼천리 자소서

동안 디지털 제어, 창의공학 설계, 전자전기컴퓨터설계실험 등의 과목을 배우며 시스템 엔지니어로서 성장하고자 하는 목표를 정하게 되었습니다. 그리고 그러한 목표를 이루기 위해 부단히 ... 었습니다.2. 프로젝트 경험VHDL을 활용한 Digital Watch, C++를 이용한 매장관리 프로그램, Code vision을 이용한 자동 제어 커튼 등의 프로젝트를 진행 ... 는 형이자 리더였습니다. 이러한 사교적 성격의 영향으로 학부설계 땐 언제나 동기들로부터 조장으로 곧잘 추천되었고, 제가 지니고 있는 프로젝트 추진력과 팀원들과의 브레인스토밍을 통한 많

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2011.04.04

다운로드 장바구니
VHDL-Pre lab - Error detection and correction (에러 검색 및 수정 코드)

--------------------------------------1. 실험 목적2. 실험 이론 지식3. Hamming code decoder 의 VHDL 코드 작성 ... code 에 대해서 이해하고, Hamming code decoder 를 설계하고 시뮬레이션 한다.2. 실험이론지식 – Parity bit & Hamming code2-1> 패리티 ... bit의 syndrome계산, 그 다음 Syndrome 을 보고 어떤 bit 를 flip 할지 결정한다. )-make VHDL codes-make a input/output

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
VHDL을 이용한 스탑워치(stop watch) 구현

1. Purpose- 지금까지 실습한 이론을 바탕으로 기억 가능한 스탑워치를 설계한다.- KIT를 통해서 원하는 스탑워치를 설계 해 보고 이론과 결과를 비교해본다.2 ... . Problem statement① Describe what is the problem.ㆍ본 프로젝트의 목적은 7-segment와 LCD모듈를 이용하여 우리가 설계하고 자하는기억 기능이 있 ... 는 스탑워치를 설계하는 것으로, 다음과 같은 형태로 출력하도록 설계한다.ⓐ LCD는 한줄이 총 16칸으로 왼쪽부터 8칸에는 현재 스탑워치의 상태가 기록이된다.ⓑ reset버튼, s

Non-Ai HUMAN
| 리포트 | 29페이지 | 2,000원 | 등록일 2009.11.25

다운로드 장바구니
VHDL 설계실습 - 카드 인증 자물쇠 설계

실험 12. VHDL 설계실습카드 인증 자물쇠 설계(1)먼저 수식과 카노맵으로 표현한다.X가 1즉 door1이 열릴 조건은 다음과 같다.ABCDE ... 다.과제의 조건에서 회로는 2,3,4 input nor gate 와 inverter만을 이용하여 설계하여야 하고 그 합이 19 이하가 되어야 한다는 조건을 만족한다. 오히려 13개

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2008.03.27

다운로드 장바구니
VHDL 코드를 이용한 M bit 가산기와 비교기

설계실험ⅢM bit 가산기와 비교기목 차 HYPERLINK \l "실험목적" 실험 목적 HYPERLINK \l "실험도구" 실험 도구 HYPERLINK \l "이론및프리랩" 이론 ... 및 프리랩실험 목적이번 실험은 Xilinx 프로그램을 활용하여 2개의 2비트 adder를 사용하여 4비트 adder를 구현하고, 또한, 2개의 2비트 comparators를 사용 ... 하여, 4비트 comparator를 만드는 과정을 코딩한다. 그리고, Behavioral VHDL 모델과, Data Flow모델을 각각 사용해서 원하는 결과값을 얻을 수 있

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2008.09.23

다운로드 장바구니
vhdl과 fpga kit을 이용한 디지털 계산기 설계

Statement① Describe what is the problem.4비트 덧/뺄셈기를 설계하여 직접 임의 값을 입력하여 계산을 하여 값이 LCD에 표시하는지 확인한다. 덧셈

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

다운로드 장바구니
논리회로설계실험 1bit 비교기, 4bits 비교기

< 1bit 비교기, 4bits 비교기>1. HDL 코드 1) 1bit 비교기 : Behavioral Modeling동작 : 두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로.1비트 비교기는 두 입력이 같으면 ‘1’을 출력하고, 다르면 ‘0’을 출력하는 회로..

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
VHDL BCD to Excess-3 Code Converter(post lab) vhdl code 입니다.

전자전기컴퓨터설계실험IIIPOSTLAB REPORT[BCD to Excess-3 Code Converter]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK \l "실험 ... (Introduction)1) Purpose of the Experiment이번 실험에서는 BCD to excess-3 code converter를 설계하는 것이다. 이 실험 ... ) Materials HYPERLINK \l "실험방법" 2. 실 험 결 과 (Result) HYPERLINK \l "behavioral" 1) Excess-3 Code Converter

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
M bit 가산기와 비교기(VHDL코드)

전자전기컴퓨터설계실험ⅢM bit 가산기와 비교기목 차 HYPERLINK \l "실험목적" 실험 목적 HYPERLINK \l "실험도구" 실험 도구 HYPERLINK \l "이론및 ... 프리랩" 이론 및 프리랩실험 목적이번 실험은 Xilinx 프로그램을 활용하여 2개의 2비트 adder를 사용하여 4비트 adder를 구현하고, 또한, 2개의 2비트 c ... omparators를 사용하여, 4비트 comparator를 만드는 과정을 코딩한다. 그리고, Behavioral VHDL 모델과, Data Flow모델을 각각 사용해서 원하는 결과값을 얻

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2008.06.01

다운로드 장바구니
VHDL 계산기 소스코드 및 보고서

1. Purpose미리 작성된 플러스와 마이너스 연산이 가능한 계산기를 작성하는데, LCD출력시에 발생할수 있는 예외 부분에 대해 처리하는것이 이번실험의 목적이고, 최종적으로 더 ... 하기 빼기가 가능한 Calculator를 만드는것이 이번실험의 주 목적이다.2. Background위의 회로가 이번실험에 사용하게될 회로로써 가장 왼쪽 7세그먼트 아랫부분에 있는것 ... 을 앞서 실험했던 가산기 감산기의 내용을 그대로 이해하면 된다.그리고 다음으로 코드와 기계장치를 연동하기 위해 사용되는 pin-mapping테이블이다.3. Sources

Non-Ai HUMAN
| 리포트 | 16페이지 | 4,000원 | 등록일 2010.07.09

다운로드 장바구니
VHDL코드를 이용한 해밍코드decoder, 오류검출및 정정

설계실험Error correction and detection목 차 HYPERLINK \l "실험목적" 실험 목적 HYPERLINK \l "실험도구" 실험 도구 HYPERLINK ... \l "이론및프리랩" 이론 및 프리랩실험 목적이번 실험에서는 xilinx프로그램을 통해 해밍코드 decoder를 구현하고, 이를 실험으로 검증하는 것이다.실험 도구personal ... briefly2. Hamming code decoder 의 VHDL 코드 작성describe its input output signalsInput: 7 bits Output: 4

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2008.09.20

다운로드 장바구니
2010하반기 DSME 이공계(서류합격 자소서)

DSME[전기/전자/제어 : 설계]'Vision 2020'를 바탕으로 세계 최고의 종합 중공업 그룹으로 발돋움 하고자 하는 DSME 에서 전기/전자/제어 분야의 설계분야에서 제 ... 여, 대학에서 전자공학을 전공하면서 Pspice, Matlab, VHDL, Labview, Psim, C언어, JAVA언어 등을 바탕으로 다양한 프로젝트를 진행하며, 전자 및 제어 분야 ... 과는 차별화 된 결과물을 도출해 내었습니다.세계최고의 조선분야 전자시스템 설계 전문가를 향하는 '확고한 목표', 그리고 이러한 목표를 달성할 수 있는 전공지식을 바탕으로 한 '탄탄

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2010.12.17 | 수정일 2022.02.20

다운로드 장바구니

이전10개 9 10 11 12 13 14 151617 18 다음10개

파워링크

신청하기