"게이트회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

증가형 mosfet 디지털논리회로 전전설2 울산대 JFET 공통소스 증폭기 공통게이트 소신호 소스 공통 소스 팔로워

판매자 표지는 다운로드시 포함되지 않습니다.

"게이트회로" 검색결과 301-320 / 5,317건

판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서8

(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.S =위 식을 바탕으로 XOR 게이트로 회로를 구성하면 다음과 같다.Cout =위 식을 바탕 ... 으로 XOR, AND, OR 게이트로 회로를 구성하면 다음과 같다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.Xor gate를 포함한 논리 함수를 사용한다. 2Bit 가산기는 1bit 전가산기 2개를 연결한 형태이다. ... + AB =(C) 위에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.S를 표현한 것은 위

리포트 | 5페이지 | 2,000원 | 등록일 2024.08.06 | 수정일 2025.03.20

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서7

설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트를 사용하여 각각 NAND, NOR, XOR, XNOR 게이트의 기능을 갖는 회로도를 설계 ... 하고 진리표를 작성한다.논리 게이트의 출력을 구하기 위한 순서는 다음과 같다.예비보고서 6에서 작성했던 것처럼, 각각의 논리 게이트를 pspice로 구현하고, 입력 A, B 포트 ... 3V정도가 결과값으로 나타나면 이는 High의 값이고, 0V일 때는 Low이다. 5V의 출력이 아닌 3V정도가 나오는 것은 입력전압에 대해 논리 게이트를 지내며 weak high

리포트 | 12페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니
판매자 표지

전자회로실험 JFET 및 MOSFET 바이어스 회로 실험 결과레포트

.931V12VID [mA]44.109mA661.87mALEQLEQ4.03A결과검토JFET의 자기바이어스 회로에서는 게이트쪽에 전압강하가 없기 때문에 게이트-소스간의 전압차이는항상 역바 ... 이어스 되도록 적절한 동작점 Q가 결정되는 회로이다.JFET의 전압분배 바이어스 회로에서는 게이트-소스접합을 역방향 바이어스 시키기 위해 소스전압은게이터에서의 전압보다 커야하 ... 은 무엇인가?- 전압분배 바이어스 - Q점이 가장 안전하지만 회로가 복잡하다자기바이어스 - 비교적 간략한 회로, 게이트 바이어스보다는 안정하지만 전압분배바이어스처럼 안정하지 않다(3

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2022.10.05 | 수정일 2022.10.11

다운로드 장바구니
판매자 표지

충북대(전기) 인천대(메카) 한기대(전자) 공주대(전자) 2024학년도 편입 면접 후기및 전공 요약본

한다.) 디멀티플렉서(분배기): 하나의 입력을 통해서 2n승개의(여러개의) 출력중 하나의 출력을 선택해서 연결 시켜주는 회로이다. ㆍ논리 게이트(and, Nand, or, Nor, not ... 는 1 같을 때는 0(비등가 게이트), xnor = xor의 반전 두입력이 같을때 1 다를때 0(등가 게이트)) 논리게이트는 논리회로를 구성하는 기본 소자로서 이진 입력 정보를 이용 ... 전자공학과 편입 후기 전자기학, 회로이론(앞쪽은 용어 위주, 뒤쪽에 법칙) ㆍ직류(dc) 교류(ac) 직류는 시간에 관계없이 일정한 방향으로 전류가 흐르는 반면, 교류는 시간

자기소개서 | 16페이지 | 5,000원 | 등록일 2024.02.06 | 수정일 2024.06.21

다운로드 장바구니
판매자 표지

[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서

ü Feedback- 닫힌 회로 안에서 한 게이트의 출력이 다시 다른 게이트의 입력으로 들어가는 것을 의미한다.- 게이트가 하나일 경우- 게이트가 여러 개일 경우ü SR-Latch ... Chapter 1. 실험 목적Flip-Flop과 latch에 대해 이해하고, 이 동작원리를 회로 설계를 통해 확인할 수 있다.Chapter 2. 관련 이론ü ... Combinational logic circuit vs Sequential logic circuit- 조합논리회로: 메모리가 없어도 현재 입력만으로도 출력이 결정된다.- 순차논리회로: 메모리가 상태

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명

) 값에 따라 변경된다. 클록 신호의 하강 에지에서는 동작이 없으므로 회로도에는 나타나지 않는다. 일반적으로 D-플립플롭의 회로는 D 입력과 클록(Clock) 입력을 논리 게이트 ... 로 연결하고, 그 결과를 출력(Q)에 연결하여 구성된다. 논리 게이트는 AND, OR, NOT 등의 게이트가 사용될 수 있으며, 회로 구성은 게이트 선택 및 논리적 설계에 따라 다양 ... 할 수 있다. 은 D 플립플롭의 상태도를 나타낸 것이다. JK 플립플롭의 상태도 일반적으로 JK-플립플롭의 회로도는 논리 게이트로 구성된다. J 입력, K 입력, 그리고 클록 입력

리포트 | 7페이지 | 4,000원 | 등록일 2023.07.18

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 10

이 발생하였다. 처음에는 이를 모르고 논리 게이트 소자의 불량, 회로를 잘못 구성한 것으로만 판단하여 회로를 다시 구성하고, 실험 장비, 소자 등을 교체하고 여러 차례에 걸쳐 실험 ... 설계실습 내용 및 분석8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작PSPICE를 사용하여 아래 그림의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같 ... 은 지 비교한다.구성한 회로는 위의 사진과 같다. CLK의 경우 5V로 계속 high를 넣어줄 때와 0V의 low를 계속 넣어줄 때로 나누어 분석을 진행한다.먼저 CLK가 5V, 즉

리포트 | 11페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. NAND 게이트 소자만을 이용하여 XOR 게이트 ... 의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오 ... (Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)

예비 보고서 실험 20_차동 증폭기 기초 실험 과목 학과 학번 이름 1 실험 개요 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(s ... ingle-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용 하지 않고도 증폭 회로를 바 ... 이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
2021년 디지털공학개론_논리 기호의 해석 방법과 5가지 Standard 논리게이트 심볼의 대치 논리 게이트 심볼을 그리시고 표준기호로부터 대치기호를 구하는 방법을 설명하시오. (1)

Standard 논리게이트 심볼의 대치 논리 게이트 심볼 그리고 표준기호로부터 대치기호를 구하는 방법을 설명.Standard 논리게이트 심볼 대치 논리 게이트 심볼대부분의 회로 ... 는다. 등가성은 임의의 입력을 가진 게이트에 대해서만 확장, 적용되는데 표준기호는 입력에 버블을 갖지 않지만 모든 대치기호는 버블을 가진다. 표준기호나 대치기호는 물리적으로 같은 회로인데 ... 이 두 가지 기호로 표시되는 회로들은 차이가 없다. NAND와 NOR 게이트는 인버팅 게이트로서 표준기호나 대치기호 둘 다 입력이나 출력 중 어느 한쪽에 버블을 갖는다. AND

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2021.11.24

다운로드 장바구니
판매자 표지

실험 10_MOSFET 바이어스 회로 예비 보고서

_{GS} 를 구할 수 있다.4 실험회로 및 PSpice 시뮬레이션게이트 바이어스 회로[그림 10-3]은 증폭기의 게이트 단자의 DC 전압과 드레인 전류를 잡아주는 바이어스 회로이 ... 다.R _{1} `,`R _{2} `,`R _{3}에 의해서 드레인 및 소오스 전류가 안정적으로 형성된다.[그림 10-3] 게이트 바이어스 회로(실험회로 1)[그림 10-4 ... ]는 PSpice 모의실험을 위한 게이트 바이어스 회로도이다.[그림 10-4] PSpice 모의실험을 위한 게이트 바이어스 회로도[그림 10-5]는 PSpice를 이용한 게이트 바이어

리포트 | 9페이지 | 2,000원 | 등록일 2023.01.25

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)

}, 입력 전압(M _{1}의 게이트 전압), 출력 전압(M _{2}의 드레인 전압)의 파형을 캡처하여 [그림 14-17]과 같은 형태로 결과보고서에 기록하시오.절차7 실험 회로 ... PSpice고찰 : 이번 실험은 캐스코드 증폭기 회로에서 캐패시터를 이용해 게이트의 바이어스를 잡고, 정현파 입력 전압을 인가한 후 전압 이득을 구하는 것이 목표였다. 실험 결과 ... 결과 보고서실험 14_캐스코드 증폭기과목학과학번이름1 회로의 이론적 해석캐스코드 증폭기 회로(실험회로 1)1. 입력단:- 입력 신호 v_sig 는 첫 번째 MOSFET M_1

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

실험 13_공통 게이트 증폭기 결과보고서

)1.143mA0.06mA/V188.18kOMEGA5.47일 때 회로도소스의 전압이 2V, 게이트의 전압이 5V일 때 출력이 6V가 나올 때의R _{D}값은 5.47OMEGA 이 ... 을 인가한다. 이때 공통 게이트 증폭기 회로의 입력-출력 전압의 크기를 [표 13-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(v _{sig})과 출력 ... 한다.4 검토 및 느낀점요약 : 이 실험에서는 MOSFET을 이용한 증폭기 중에서 공통 게이트 증폭기 회로의 동작 원리를 파악하고, 전압 이득 및 입력-출력 임피던스 등을 실험

리포트 | 7페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

전자공학실험 20장 차동 증폭기 기초 실험 A+ 예비보고서

집적회로를 설계할 때 일정한 전류원(constant DC current source 또는 reference current)이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳 ... 마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 따라 결정된다. 따라서 수동 부하 저항을 사용하여 집적회로를 설계하기보다는 능동 부하 회로를 이용하는 것이 좋다. 이러 ... 한 방법의 장점은 값이 정확한 저항 한 개를 회로 외부에 위치시키고, 이 저항에 흐르는 전류를 능동 회로로 사용하여 조정할 수 있다는 점이다. 이같은 능동 부하 중에서 전류 거울

리포트 | 13페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서

한 쉬운 모델 로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다.  회로의 종류 - 논리회로 : 논리 게이트를 이용하여 구성된 회로이다. ... - 조합논리회로 : 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 회로이다. - 순차논리회로 : 입력과 현재의 상태에 의해 출력이 결정되며 조합논리회로와 달리 ... 메모리 에 회로의 상태를 저장하는 회로이다.  Boolean Algebra(부울 대수) 이진 변수의 논리 동작을 다루는 산술연산 ① Boolean product(④ 표의 AND

리포트 | 11페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_3주차 예비보고서_A+

1, Y2, Y3 4개의 결과값을 출력하는 회로이다.Y0, Y1, Y2, Y3를 출력으로 하는 AND 게이트의 입력값은 순서대로 (), (A,이다. 이 회로의 진리표는 다음과 같 ... 디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y ... 으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로. 위 회로는 복호기

리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트 [참고용]

동작을 이해함으로써 논리회로 조작능력을 함양한다.3. 이론 조사3-1. 논리회로의 단순화3-1-1. 논리게이트의 조합: 기본적으로 논리게이트 요소의 결합은 어떠한 논리적 함수관계 ... 도 표현가능하다. 논리게이트로만 이루어진 회로를 조합논리회로라고하며, 이는 그림2와 같이 여러 개의 입력과 출력을 가진다. 이러한 논리게이트는 진리표, 부울대수, 논리회로도 ... 가 있다.그림 1 논리회로 함수관계그림 2 논리회로도와 논리식의 관계그림 3 논리 입력과 출력 약도3-1-2. 논리게이트의 설계: 논리회로를 설계해야하는 문제가 주어지면 “어떠

리포트 | 12페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 8. 래치와 플립플롭소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.09제출날짜2023.11.091 ... . 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실습 준비물실습 준비물부품NAND gate 74HC00 ... (RS Latch)는 , 와 같이 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있다. INCLUDEPICTURE "http://www.ktword.co.kr

리포트 | 5페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

화 한 회로는 본래의 회로와 출력조합이 같은 것을 알 수 있다.c) 두 개의 실험에서 사용된 게이트 수를 확인하고 이를 이용하여 원가 및 성능 측면에서차이점을 기술하시오.실험 2 ... 원가의 측면에서 실험 2.(c) 가 더 저렴하며성능의 측면에서도 실험(c)가 회로의 게이트 지연 시간이 적게 걸리며(신호지연율이 낮다), FAN OUT이 적어서 전력소비가 적다.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번 ... 19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

펄스를 동시에 인가하는 동기 카운터로 설계한 회로이다.- 클록에 NOT 게이트가 있으므로 상향 카운터라고 볼 수 있고, 그러므로 각각 2분주, 4분주, 8분주, 16분주의 결과 ... 디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? 회로도 ... , 이론값, 실험결과, 결과분석실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 아래표에 작성하시오.? 회로도? 이론값InputOutput(Y)D3D

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기