"게이트회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

증가형 mosfet 디지털논리회로 전전설2 울산대 JFET 공통소스 증폭기 공통게이트 소신호 소스 공통 소스 팔로워

판매자 표지는 다운로드시 포함되지 않습니다.

"게이트회로" 검색결과 261-280 / 5,317건

판매자 표지

조합 논리 회로와 순차 논리회로를 비교하시오

플립플롭과 함께 서술된 논리 결과를 만족하는 조합 논리 게이트를 구하여 일정한 클럭에 의해 동작하는 회로를 구현하는 것이다.1)동기식 순차회로순차회로의 다음 출력은 조합회로의 입출력 ... 과 플립플롭의 현재 상태에 의해 결정된다. 여기서 순차회로라고 하는 것은 반드시 플립플롭 하나 이상을 포함해야 하지만 조합 논리 게이트는 포함될 수도 있고 포함되지 않을 수도 있 ... .3)플립플롭순차회로는 노리 조합 회로를 위한 게이트 이외에 기억 소자를 사용해야 한다. 순차 회로의 기억 장치 소자로 이용되는 것이 플립플롭이다. 플립플롭 중에서 가장 간단

리포트 | 4페이지 | 2,000원 | 등록일 2024.01.29

다운로드 장바구니
판매자 표지

전기공학머신러닝 실험 6. 모스펫 응용회로 및 주파수 특성 결과보고서

회로를 결선하고 함수발생기의 전압 (게이트 입력 전압)을 0으로 한 상태에서 E_MOSFET의 드레인 전압을 측정하고, 드레인 저항에 흐르는 전류를 측정하시오.표 SEQ 표 ... 저항에 흐르는 전류를 측정하시오.표 SEQ 표 \* ARABIC 3. 그림 2의 회로에서 게이트전압을 4.5V로 변경한 시뮬레이션과 디씨서플라이 모습디씨서플라이의 전압(VGG ... mA오차율53.03%1.52%(3) 그림 3의 E-MOSFET 증폭기 회로를 결선하고 (예비레포트 4항의 커패시터 값을 사용) 게이트, 드레인, 소스, 출력 (Vout

리포트 | 12페이지 | 1,000원 | 등록일 2025.02.09

다운로드 장바구니
판매자 표지

홍익대 실험3 10주차예비보고서

전자회로실험 및 설계10주차 예비보고서제출일: 2024.05.23.(목)이론 파트게이트 동작점 전압N-MOSFET의 전압분배 바이어스 회로는 [그림 10-1(a)]와 같이 구성 ... 와 같이 동작점의 위치도 달라진다.MOSFET 자기 바이어스 회로 이해하기게이트 동작점 전압N-MOSFET의 자기바이어스 회로는 [그림 10-2(a)]와 같이 구성된다. [그림 10-1 ... (a)]의 전압분배 바이어스 회로에 소오스 저항 Rs가 추가되었다.게이트 단자의 동작점 전압은 식(10.1)에 의해 결정되며, 게이트-소스 전압은V _{GSQ} =V _{GQ}

리포트 | 6페이지 | 2,000원 | 등록일 2025.03.28

다운로드 장바구니
판매자 표지

전자회로실험_A+레포트_증가형 MOSFET의 바이어스 회로

의 소오스, 게이트, 드레인 단자를 구별하여 사진과 같이 회로를 구성한다.② DC 전원공급 장치의 출력을 15 V로 설정한다.(VDD = 15 V)③ 드레인 전류 IDQ, 게이트 ... 바이어스 회로의 동작점 전류, 전압 측정하기① N-채널 MOSFET의 소오스, 게이트, 드레인 단자를 구별하여 사진과 같이 회로를 구성한다.② DC 전원공급 장치의 출력을 15 V ... 다.첫번째 실험인MOSFET 전압분배 바이어스 회로에서 게이트-소오스 전압을 천천히 올렸을 때 특정 전압 이상일 때 전류가 확 튀는 것을 확인하였다. 채널이 형성되어 소오스-드레인

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.04

다운로드 장바구니
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 예비레포트 [참고용]

가능한 형식그림 11 게이트간의 정-부 논리 관계3-5. 입출력 회로 구성3-5-1. 예시: 두 스위치가 동시에 닫힐 때 LED가 꺼지고 다른 경우는 켜지는 회로를 구성해야 할 때 ... > 두 스위치가 동시가 동시에 닫힐 때 = 두 입력값이 1일 때 출력값이 0이 되는 논리게이트 =NAND게이트, 입력값이 (0, 0), (0, 1), (1, 0)일때는 켜지는 회로 ... 1. 실험 명부울대수와 논리조합2. 실험 개요부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익힌다. 이때 드모르강의 정리를 이해하고 부울대수에 활용

리포트 | 11페이지 | 1,500원 | 등록일 2024.01.01

다운로드 장바구니
디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오. 서론

있으며, 이는 복잡한 논리 회로 설계에서 유용하게 활용된다.이 레포트의 목적은 디지털 공학의 개요를 이해하고, 부울 대수와 논리 게이트의 개념을 확립한 후, 2-입력 부울함수 ... 신호에 의해 동기화된 타이밍에 따라 입력을 저장하거나 전달한다. 플립플롭은 논리 게이트로 구성되며, 주로 시퀀셜 논리 회로에서 상태 저장과 타이밍 제어를 위해 사용된다.디코더 ... 을 가지는 부울 식을 간소화하여 회로의 크기를 줄이고 동작을 최적화하는 데에 사용된다.논리 게이트의 종류와 동작 원리AND 게이트AND 게이트는 두 개의 입력이 모두 참일 때만 출력

리포트 | 9페이지 | 3,000원 | 등록일 2024.07.09

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 10 MOSFET 바이어스 회로)

7000(NMOS) (1개)- 저항- 커패시터3 회로의 이론적 해석게이트 바이어스 회로(실험회로 1)가장 기본적인 전압분배 MOSFET 바이어스 회로이다. 이 회로는 소스 단자 ... _{D}가 증가되는 방향으로 동작한다. 즉 DC 바이어스 전류I _{D}가 일정한 방향으로 동작하는 회로임을 알 수 있다.4 실험 절차 및 PSpice 시뮬레이션게이트 바이어 ... 예비 보고서실험 10_MOSFET 바이어스 회로과목학과학번이름1 실험 개요MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며，이때의 DC 바이어

리포트 | 6페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

D_latch and D flip-flop, JK flip-flop_예비레포트

로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증2) NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험3) D 플립-플롭의 테스트 및 래치와 플립-플 ... 롭의 몇 가지 응용회로 조사J-K flip-flop1) 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험2) 토글 모드에서 주파수 분할 특성 관찰3) J ... -K 플립-플롭의 전달 지연 특성 측정3. 실험 장비1) 7486 quad XOR 게이트XOR(exclusive OR) 게이트는 두 개의 입력 A와 B를 받아 입력 값이 같으면 0

리포트 | 8페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 7. 논리함수와 게이트소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.02제출날짜2023.11.021 ... ) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR ... , NOT 게이트로 XNOR의 회로도를 설계한다.DigStim1 소자를 사용하여 10ms 마다 In1과 In2가 각각 00, 01, 10, 11이 되도록 설정하였다.이때의 OUT

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

논리회로 시간 지연 측정 실험 보고서

논리회로 시간 지연 측정 실험 보고서1. 서론이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용 ... 를 직렬로 설치한 다음에 두 개의 인버터를 연결하여 NOT 게이트 두 개를 구성한다.함수 발생기를 이용하여 1MHz의 입력 신호를 생성하고, 회로에 인가한다.파워 서플라이를 이용 ... 하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 실험을 진행한다. 논리회로의 시간 지연 측정을 해보면서 타이밍에 오류가 발생할 수 있기 때문에 그

리포트 | 2페이지 | 2,000원 | 등록일 2024.11.21

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험10_예비

하여 Common-Source 증폭기 회로설계동작 검증배경이론실험 이론MOSFET AmplifierBiasing the MOSFET AmplifierMOSFET의 게이트 전압에 따라 출력 전압 ... 이 그래프와 같이 변하는 것을 확인할 수 있다. 그래프에서 게이트 전압이 임계 전압(Threshold Voltage)보다 낮으면 MOSFET에 전류가 흐르지 않아 출력 전압이 V ... _DD로 유지된다. 반면 게이트 전압이 임계 전압을 초과하면 MOSFET에 전류가 흐르기 시작하고, 출력 전압은 게이트 전압의 크기에 따라 달라진다. 그러나 게이트 전압이 증가

리포트 | 12페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_2주차 예비보고서_A+

NOR 게이트는 지금까지의 게이트와는 다르게 1번 pin이 output이기 때문에 유의할 필요가 있다.1.2 기본 실험 (4)의 회로를 구현하시오.1.3 응용 실험 (1), (2 ... 경우에만 X=1 이다. 이를 진리표로 그려보면 AND 게이트의 진리표와 동일한 것을 볼 수 있다.*회로는 실험준비에 있으므로 추가하지 않음.2.5 응용실험 (1)A XOR B ... 할 수 있다. 이때의 진리표는 XOR 게이트의 진리표와 같다.2.5 응용실험 (2)실험 준비 1.3에서 구현한 회로를 보자. XOR게이트는 입력값이 달라야 아웃풋이 1이다.만약 A

리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino (A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino)

한국실과교육연구학회 이은상

논문 | 24페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
판매자 표지

홍익대 디지털논리실험및설계 1주차 예비보고서 A+

디지털 논리실험 및 설계 1주차 예비보고서1. 실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선 ... 하여야 하는지 pin 번호를 이용하여 설명하시오.-앞부분에 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. ... CHARACTERISTICS:교류(AC)를 연결했을 때의 특성이다.-기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 And 게이트로, (1,2), (4,5), (9,10), (12,13)번 핀

리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험10_결과

/2-2 소스 저항 R_S가 0일 때 회로의 특성을 이해하고, 게이트 저항 R_G1이 증가하는 이유를 분석할 수 있었다. 소스 저항이 없는 경우 증폭기의 전압 게인이 증가하는 반면 ... MOSFET 트랜지스터를 사용하여 Common-Source 증폭기 회로설계 동작 검증 배경이론 실험 이론 MOSFET Amplifier Biasing the MOSFET ... Amplifier MOSFET의 게이트 전압에 따라 출력 전압이 그래프와 같이 변하는 것을 확인할 수 있다. 그래프에서 게이트 전압이 임계 전압(Threshold Voltage)보다 낮

리포트 | 17페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

디지털 논리 회로 4판(개정판) 1장 연습 문제 정답 및 풀이 (생능출판사_김종현)

디지털 논리회로 개정 (4판)1장 연습문제 정답 및 해설1.1 디지털 시스템과 아날로그 시스템을 아래의 관점에서 비교하라.1) 신뢰도아날로그 시스템은 연속적으로 데이터를 저장 ... 들을 가진 회로에서 한 개 이외의 모든 스위치들을 닫았으나, 램프는 켜지지 않았다. 이것은 어떤 유형의 스위치 회로인가?(현재 회로의 상태는 하나의 스위치만 닫히지 않았는데 램프가 켜지 ... 지 않는 상태인 직렬 회로를 뜻 합니다.)? AND switching circuit10.10 여러 개의 스위치들을 가진 회로에서 어느 한 스위치만 닫았더니, 램프가 켜졌다. 이것

시험자료 | 5페이지 | 2,000원 | 등록일 2023.09.08 | 수정일 2023.10.13

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)

디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하 ... 이 나온다. 7번 pin은 Gnd, 14번 pin은 Vcc이다.-기본 실험(1)의 회로를 구성하는 방법-A 스위치를 1번 핀에 연결, B 스위치를 2번 핀에 연결, 3번 핀과 X ... 를 연결한다.7번 핀에는 Gnd, 14번 핀에는 Vcc를 연결한다.1.2 VCC와 GND를 직접 결선하면 무슨 일이 일어날지 설명하시오.쇼트가 발생하여 이로 인해 회로가 고장날 수 있

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
광운대학교 전기공학실험 실험1. 기본 논리게이트 결과레포트 [참고용]

로 취급한다. 따라서 구성한 게이트가 알맞게 작동함을 확인 할 수 있다.3) 예비보고서 3항의 회로를 구성하고 진리표를 확인해라그림 8 실험 3 만능기판 사진AF1F2이론값측정값오차 ... : 나머지 위의 실험 1~4에서와 같이 결과값을 분석했으며 위의 표를 통해 회로 구성이 올바르게 됐고, 논리게이트가 이론에 맞게 동작함을 알 수 있다.9) 7404 게이트 입력단 ... 디지털 논리 회로의 게이트 출력값 측정은 1, 0의 값으로 Binary해석을 해야하기 때문에 오차는 0이다 1이다 그것이 아니다 등으로 표현 가능하며 오차는 모두 0이 나왔다.4번

리포트 | 12페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.06

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)

}가 인가된 공통 소오스 증폭기 회로이다. 출력인 드레인 단자에는 드레인 저항R _{D}와 부하 저항R _{L}이 연결되어 있다.공통 소오스 증폭기에서 입력(v _{t})은 게이트 ... 전류가 출력 쪽의 저항R _{D}에 의해 전압으로 변환되면서 전압을 증폭시킨다.바이어스 회로를 포함한 공통 소오스 증폭기 회로(실험회로 2)R_1, R_2, R_S는 게이트에 적절 ... 결과 보고서실험 11_공통 소오스 증폭기과목학과학번이름1 회로의 이론적 해석공통 소오스 증폭기 회로(실험회로 1)입력에 DC 바이어스 전압V _{GG}와 소신호 전압v _{sig

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 7주차 예비보고서 A+

있는 회로이다. S는 Set, R은 Reset을 의미하며 두 개의 입력 S, R을 받고 두 개의 출력 Q, Q’를 내보낸다.S-R Latch는 NOR 게이트를 이용해 결선되고 S’ ... 여 뒤집고, 이를 입력이 반전된 AND 게이트와 연결한 회로이다. 입력이 반전된 AND 게이트는 드모르간의 법칙에 의해 NOR 게이트와 동일하게 작동한다. 이 회로는 CLK와 CLK ... 으로 변환되고, 인버터가 취해진 회로는 AND 게이트를 거치기 때문에 약간의 delay가 생긴다. 따라서 순간적으로 CLK’와 CLK가 모두 0인 순간이 생겨 CLK＊가 1을 출력

리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기