• AI글쓰기 2.1 업데이트
  • 통합검색(346)
  • 리포트(314)
  • 자기소개서(30)
  • 시험자료(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl fsm 보고서 FPGA FPGA 사칙연산 verilog 결과보고서 verilog
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계실험" 검색결과 241-260 / 346건

  • 자료 표지
    VHDL을 이용한 산술연산회로설계
    VHDL을 이용한 산술연산회로설계 B반 5조 2009312075 차승현 2013. 04. 16 Introduction 6주차 실습이었던 산술연산회로설계는 Booth곱셈기와 Alu ... 으로 돌아간다. 2) Describe how you solved 이번 실험 과제는 다음과 같았다. ? ALU ■ 명령어 테이블을 기반으로 설계한다. ■ 연산의 캐리아웃은 무시하고 8 ... bit 출력을 사용하여 설계 한다. ■ 주어진 entity 내용을 이용하여 설계하여 시물레이션 수행시 오류가 없도록 한다. ■ 주어지는 Test Bench를 이용하여 시뮬레이션
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07
    다운로드 장바구니
  • 자료 표지
    반가산기 전가산기 설계
    1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 HALF ADDER (반가산기) 를 설계한다. - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 ... 가 예상했던 값과 일치함을 확인하였다.5장. 토의이번 설계(실험)은 VHDL을 이용하여 반가산기(Half Adder)와 전가산기(Full Adder)를 설계하는 실습이었다. 지금 ... -대입한다. end Behavioral;3장. 설계(실험) 내용 및 방법Behavioral Modeling 방법을 이용 하여 반가산기(half adder)와 전가산기( full
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2010.09.09
    다운로드 장바구니
  • 자료 표지
    <VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)
    > VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c ... ------------------------------------1. 실험 목적2. 실험 이론지식 VHDL 이란 무엇인가.2-1> VHDL2-2> VHDL의 기본 숙지사항2-2 ... ---------------------------------------------8. 실험 결과1. 실험 목적이번 실험에서는 VHDL 언어에 대한 정확한 이해를 도모
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29
    다운로드 장바구니
  • 자료 표지
    2-port Nand,Xor, 3-port AND gate의 설계
    ) 신호(Signal) signal 객체의 경우 a, b, c는 객체의 이름이며 a, b, c의 객체의 종류는 signal이므로 선으로의 구현이 가능하다는 것이다. VHDL 설계 ... 논리회로 설계와 응용, 백주기, 장홍주 공저, 2006년, 성안당 ② 디지털 시스템 설계를 위한 VHDL의 기본과 활용, 류장렬 외 6인 공저, 2005년, 광문각)3. 설계 내용 ... 3주차 과제1. 설계 배경 및 목표지난 주에 실습하였던 2 port AND Gate와 OR Gate를 바탕으로 첫 번째 설계로는 2 port NAND Gate와 XOR
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 1,000원 | 등록일 2010.06.24
    다운로드 장바구니
  • 자료 표지
    정보응용실험- PROCESS 문, Sequential 문 VHDL
    ◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈◈과 목 명 : 정보응용실험Ⅱ 학 과 : 정보통신공학과담당 조교님 : 홍 성 협 학 번 ... (7주차) 레포트* Process 문Process 문은 일반적으로 VHDL에서 사용하는 대표적인 문장이라고 할 수 있다. Process 문 자체는 병렬적(concurrent ... 한 표현방법은 진리표와 같은 기능 표에 대한 설계에 유용하게 쓰인다.4. LOOP 문Loop 문은 Sequential 문에서 반복처리를 위한 경우 사용하는 문장으로 어떠한 조건
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,000원 | 등록일 2013.06.08
    다운로드 장바구니
  • 자료 표지
    [VHDL]실험10. 4bit 가산기
    년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목104bit 가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)조합논리회로는 비교적 설계하기 쉬운 회로이며, 출력은 단지 현재의 입력 값에 의해서만 결정된다. 이를 위하여 우리는 입력 신호에 따른 출력을 열거해 주 ... 을 유도하는 방법들을 완벽하게 갖추고 있기 때문에 우리가 해야 할 일은 회로 설계에 있어 회로의 동작을 이해하기 쉽고, 관리하기 쉽게 표현할 수 있는 방법과 알고리즘 개발에 있
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08
    다운로드 장바구니
  • 자료 표지
    [11주차] LCD
    과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 7차 ... , CGRAM의 주소를 지정할 때 사용한다.▣ 데이터를 쓰면 AC는 자동적으로 +1 이나 -1을 수행한다.2. Sources & Result. VHDL Source--------------
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30
    다운로드 장바구니
  • 자료 표지
    매트랩 시뮬링크를 이용한 qpsk 변복조기(modem) 의 설계(timming recovery, phase recovery기능 추가)와 qpsk 변복조기의 ber curve확인
    통신실험 설계 프로젝트전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... 의 부호로 2비트의 전보를 전송하는 방식2) QPSK 모뎀의 설계MATLAB/Simulink를 이용하여 QPSK 변복조기를 설계한 후, 이를 VHDL로 설계3) QPSK 모뎀 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 12월 16일과목명: 통신실험교수명: 윤 원 식 교수님분 반
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 3,000원 | 등록일 2012.12.20
    다운로드 장바구니
  • 자료 표지
    Logics를 이용한 논리회로 설계보고서
    - 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.2. 실험 1: 기본 논리게이트 설계 및 구현① NOT 게이트 구성▶ 시뮬레이션 구성 ... . 실험 3: Exclusive-OR 게이트 설계 및 구현①구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과▶ 결과 표ABX000011101110②구성▶ 시뮬레이션 구성▷ 시뮬레이션 결과 ... 0011110001100000111000101000001101010110010010110110100010101001111000111010010100101110110110101011110001111010111110011011000111111111100006. 실험 5: 인코더와 디코더 설계 및 구현
    Non-Ai HUMAN
    | 리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24
    다운로드 장바구니
  • 자료 표지
    SPARTAN-3E 보드 스위치 응용
    전자전기컴퓨터설계실험2Postlab ReportMUX & DEMUX제출일자학 과담 당 교 수담 당 조 교조원학 번이 름IntroductionMUX 와 DEMUX의 동작원리에 대해 ... 알아보고 2 X 1 MUX와 1 X 8 DEMUX의 VHDL code 를 구현한다.MUX(Multiplexer)는 입력되는 신호들 중 선택된 하나의 입력 신호를 출력으로 나타내 ... Tableseli0i1Z*************1111000101111001111VHDL CODEentity two_mux isport( i0,i1 : in std_logic;s
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2010.04.25
    다운로드 장바구니
  • 자료 표지
    COUNTER
    를 설계해본다Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정 ... 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적비동기 reset이 가능한8 bit-up counter와 74LS193A counter ... ’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성된 Netlist로 변환되어야 한다.▶ UCF(User
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2010.03.26
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 프로젝트_digital door rock
    과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... 실험 프로젝트 결과보고서 제출 (P_6조) - Digital Doorlock43 -Digital Doorlock 설계1. Digital Doorlock의 개요☞ 주변에서 흔히 볼 수 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계
    Non-Ai HUMAN
    | 리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20
    다운로드 장바구니
  • 자료 표지
    DECODER, ENCODER
    .HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드로 입력된 값을 7-segment로 표시할 수 있도록 디코딩 ... ▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 ... 합성툴을 사용하지만 조건에 따라서는 외부 합성툴을 사용하기도 하며 그 대표적인 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2010.03.26
    다운로드 장바구니
  • 자료 표지
    디코더 인코더 설계
    1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 디 코더 (Decoder) 설계 - Case 와 With ~ Select 문을 사용 - 시뮬레이션 방법 : Test ... 게 셋된다 .3 장 . 설계 ( 실험 ) 내용 및 방법 x y z D(0) D(1) D(2) D(3) D(4) D(5) D(6) D(7) 0 0 0 1 0 0 0 0 0 0 0 0 ... 14 장 . 설계 ( 실험 ) 결과 1. 디코더 (Decoder) 1) case 문 case modeling when 000 = d = 00000001”; 입력되는 값을 비교한 후
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 2,000원 | 등록일 2010.09.09
    다운로드 장바구니
  • 자료 표지
    4비트 전가산기 감산기 설계
    1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 4bit 전가산기 설계 - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 : Test ... 1111 0 0010 0111 1 1011 0 0111 0101 1 0010 15 장 . 토의 이번 설계 ( 실험 ) 은 지난 설계의 연장선으로 VHDL 을 이용하여 4 bit 전가산 ... 는 컴포넌트 선언의 포트에 나열되어 있는 신호의 순서와 같아야 한다 .3 장 . 설계 ( 실험 ) 내용 및 방법 4 bit 전가산기 입력과 출력은 bit_vector 또는 std
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09
    다운로드 장바구니
  • 자료 표지
    BCD to EXCESS-3 CODE CONVERTER
    /SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드를 EXCESS-3코드로 변환시켜본다. 첫 ... 프로그램을 TIMING SIMULATION과 FUNTIONAL SIMULATION을 통해 비교해보도록 한다.Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ... ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 합성툴을 사용하지만 조건
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26
    다운로드 장바구니
  • 자료 표지
    예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA
    자.(Comparison)FPGA와 ASIC의 설계방법은 비슷하다. VHDL이나 Schemetic capture 방식을 이용해서 Digital Logicd을 구현한다. 구현 후 ... 다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후 ... 에 소비자/설계자(그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)가 프로그램할 수 있으므로 요구되는 어떠한 논리기능이라도 수행한다.FPGA는 일반적으로 주문
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 IR리모컨 구현및 시뮬레이션과 데모
    ) Control Signals다. IN putout put3. HBE-DTK-BASE 포팅가. 키트소개나. HBE-DTK-BASE 포팅 및 PIN 할당Ⅲ. 실험1. VHDL Code ... 2010년 12월 전자공학종합설계과제(2) 설계최종보고서IR remote-con Transceiver최아랑 전자공학과 20721767( Choi Ah Rang 20721767 ... )요 약IR 리모컨 송신부의 동작 원리를 이해하고 VHDL 코드를 이용하여 이를 작성한다.주어진 키트를 이용하여, FPGA에 프로그래밍하여 송신 회로를 완성한다.버튼을 눌러 수신기
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 4,000원 | 등록일 2010.12.27
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 메모리 설계
    1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 3,000원 | 등록일 2010.12.22
    다운로드 장바구니
  • 자료 표지
    반가산기(Half Adder)와 전가산기(Full Adder)의 설계
    4주차 과제반가산기 (Half-Adder)와 전가산기 (Full-Adder) 설계1. 설계 배경 및 목표이번 주에는 프로세스(Process)문, 동작적 표현방법 ... (Behavioral Representation), 자료 흐름적 표현방법(Dataflow Representation)에 대한 이론을 배우고 예제로 반가산기(Half Adder)를 VHDL로 구현 ... 해 본다. 반가산기란 1비트의 2진수를 2개 더하는 논리회로이다. VHDL로 구현 후 Test Bench로 Simulation시켜 결과가 바르게 나오는지 확인한다. 실습으로는 반가산기
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 30일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:01 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기