• AI글쓰기 2.1 업데이트
  • 통합검색(346)
  • 리포트(314)
  • 자기소개서(30)
  • 시험자료(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl fsm 보고서 FPGA FPGA 사칙연산 verilog 결과보고서 verilog
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계실험" 검색결과 221-240 / 346건

  • 자료 표지
    실험2 제10주 Lab08 Post Counter & 7Segment & Piezo
    전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 10주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... 하여 다음 결과에 적용하는 어려운 회로였다. 이번 실험에서 특히 중요했던 것을 VHDL 언어의 ‘if’ 구문과 ‘case’ 구문의 공통점/차이점과 활용방법이었다. 공통점은 기본적으로 두 ... 있다. 그리고 7 Segment와 Piezo의 조합회로를 설계, 제작할 수 있다.2) Essential background for this Lab⦁ 7 Segment⦁ Piezo
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 FSM moore LCD (결과보고서)
    고 현재의 상태만으로 규정된다.[네이버 지식백과] 무어 순서 기계 [Moore sequential machine, -順序機械] (IT용어사전, 한국정보통신기술협회)>>설계한 회로이 ... 번에 설계한 회로는 moore machine을 기반으로 한 출력값을 LCD로 출력을 하는 것이다.그러기 위해서 moore machine의 원리를 알고 입력받은 것을 조건문에 맞 ... 되었을 때를 의미하는데 이 때 matched값은 1이 되며 LCD에 NOT이 아닌 MAT를 두번째줄에 출력을 하도록 설계한다.위와같이 type을 선언해주고위의 순서로 when
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 ALU & multiplier (결과보고서)
    는 바로 위에 전문을 올렸으므로 생략하였다.3. Conclusion이번 실험은 8bit ALU를 설계하여 실행하고 multiplier를 설계하여 곱셈연산을 수행해 보는 것이 ... 2복잡할 뿐 배웠던 것을 활용하여 충분히 설계가 가능하다.4. Evaluation이번 실험의 경우는 실제로 이전에 했던 실험과는 이론적으로 크게 더 배운 것은 없었다. 하지만 이전 ... 에 실험에서 설계할 때 사용해보았던 것들을 다양하게 활용해보았던 점에 있어서 큰 의의가 있다고 생각한다. 먼저 ALU는 if와 case문을 활용하여 회로를 설계하게 되는데 ALU
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25
    다운로드 장바구니
  • 자료 표지
    [합격자소서]2018,CHA 차의학전문대학원 자기소개서
    에게과학 탐구반’에서 활동했습니다. 교과서에서 배운 여러 가지 실험을 직접 눈을 확인할 수 있다는 점에서 매력을 느꼈습니다. 2학년 때는 부서장으로서 선생님을 도와 직접 실험 기자재 ... 확보 및 실험 계획을 짜며 주도적으로 실험에 참여했습니다. 그리고 시교육청에서 열린 과학축제에 참가하여 ‘혈중 pH 농도 측정하기’ 프로그램을 성공적으로 운영하며 한층 성장할 수 ... 있었습니다.학부 시절에는 과목 프로젝트로 VHDL 언어를 이용한 자전거 주행 도우미 프로그램을 개발했습니다. 자전거를 탈 때 사람의 심박수 변화와 자전거 기어 변속에 따른 신체
    Non-Ai HUMAN
    | 자기소개서 | 6페이지 | 30,000원 | 등록일 2018.06.09 | 수정일 2024.01.02
    다운로드 장바구니
  • 자료 표지
    논리회로실험 - 제 4장 12가지의 연산을 수행하는 ALU를 설계 결과보고서
    S2 상태로 간다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항2)1)8BIT ALU-명령어 테이블을 기반으로 설계한다.-연산의 캐리 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 4담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 171 ... . Introduction지금까지의 실험은 하나의 산술연산이나 논리연산만 계산하는 코드를 구성했다. 이번 실험은 state를 받아서 여러 가지 산술연산과 논리연산, 시프트연산을 할 수 있는 코드
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 디지털시계설계
    Code5. 실험 결과 및 분석6. 실험방법(트레이닝 키트)7. 결론 및 느낀점1. 전체적인 디지털시계설계 소개- VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment ... 설계2-4. 오전/오후 표시 회로 설계2-5. 시간 설정 회로2-6. 7-Segment2-7. 애노드 공통형 & 캐소드 공통형3. VHDL을 이용한 디지털시계4. VHDL ... 의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다.- 시계회로를 설계하면서 디지털 제어동작에 대한 이해를 좀 더 실용적으로 할 수 있으며 이것
    Non-Ai HUMAN
    | 리포트 | 31페이지 | 1,000원 | 등록일 2011.12.30
    다운로드 장바구니
  • 자료 표지
    [9주차] DIGITAL CLOCK
    과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 ... 모듈을 분리 및 재조립하여 역동적인 실습이 가능한 로봇으로 구성되어 있어 VHDL 설계 교육 및 마이크로 프로세서 응용 교육을 보다 쉽고 효과적으로 실습할 수 있는 교육용 장비이 ... - Digital Clock7조 ( 유광위 / 박석호 )0. PurposeFPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2012.06.30
    다운로드 장바구니
  • 자료 표지
    09 논리회로설계실험 결과보고서(fsm)
    논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용 ... 한 커피 자판기 설계(1) 상태 다이아그램 자판기 상태다이아그램(2) 상태표P.sInputOutput00011011YS1S1S3S2-0S2S2S4S5-0S3S3S2S4-0S4S1-- ... -1S5S3---1 자판기 상태표(2) 설계 내용1) 소스 코드자판기 동작 코드debouncing 코드3) 스케메틱 설계4) 결과상태 S1상태 S1 -> S3 (50원 추가)상태 S
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    디지털 공학 실험[순차회로(검출기)설계]
    설계과목과 목 명디지털공학실험분 반담당교수담당조교설계수행자소 속전자 공학부학 번성 명연 락 처설계과제제목순차회로(검출기)의 설계주 별 설계진행일정설계 1주차: 설계과제 이해 및 ... 의 Toll과 문법을 사용 하여 순차회로를 설계공 학 이 론순차회로의 상태 그래프, 상태도, 천이표, 밀리 머신의 특징VHDL에 사용되는 Toll, MAX PLUS II의 문법과 사용법 ... )를 바탕으로 VHDL을 이용하여 위 기능을 구현할 프로그램 작성.3.시물레이션 : MAX PLUS II 이용한 시물레이션 : 위 2단계 설계 결과를 MAX PLUSII의 Text
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2011.06.07
    다운로드 장바구니
  • 자료 표지
    04 논리회로설계실험 결과보고서(인코더,디코더)
    논리회로설계 실험 결과보고서 #4실험 4. 디코더 인코더 설계1. 실험 목표디코더 인코더에 대해 이해하고 VDHL을 이용해 설계해본다.이 때, 디코더 설계시에는 동적적 표현(if ... 한다.2. 실험 결과실험 1. 3X8 디코더를 설계하시오.- 진리표ABCD0D1D2D2D4D5D6D70000 ... 에 진리표에 해당하지 않는 입력값이 입력되면 ---로 결과를 표시하는 것도 확인할 수 있다.3. 고찰디코더, 인코더를 설계하는 실험을 진행하였다. 디코더 설계 시에는 동작적 표현
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    [VHDL]실험12. 16진 counter
    년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... 한 16진 카운터를 설계하여 시뮬레이션을 통하여 결과를 확인한다.(2) Flip/Flop의 다양한 표현법을 익힌다.Chapter 1. 관련 이론(Theoretical ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08
    다운로드 장바구니
  • 자료 표지
    [VHDL]실험14. 주파수 분주 카운터
    년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목14주파수 분주 카운터실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 주파수 분주를 위한 카운터 ... 의 VHDL 표현방법을 학습한다.Chapter 1. 관련 이론(Theoretical Background)먼저 분주기라는 것에 대해 알아보면 clock 분주기라는 것은 A Hz ... 의 주파수를 가진 clock source를 N의 제수로 나누어서 B Hz의 주파수를 가진 clock을 만들어 내는것이 목적이다. 이때 당연히 A Hz >B Hz이 된다.분주기를 설계
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2011.06.08
    다운로드 장바구니
  • 자료 표지
    [6주차] Memory
    과 목 : 논리회로설계실험과 제 명 : RAM 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 4차 실습 과제7조 ... (Read only Memory)의 작동을 이해하고 VHDL을 이용하여 Behavioral level에서 설계를 해본다.1. Back Ground. ROM (Read Only Memory ... ( 유광위 / 박석호 )0. Purpose이번 실습시간에는 읽기와 쓰기가 가능한 RAM(Random Access Memory)을 설계해본다. RAM을 설계해보기에 앞서 ROM
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30
    다운로드 장바구니
  • 자료 표지
    볼링스코어 레포트
    과 목 : 논리회로설계실험과 제 명 : Term Project(볼링점수카운터설계)담당교수 : 조준동 교수님학 과 : 전자전기공학전공제 출 일 : 2011. 06. 21 (화 ... 로 프로그래밍 하기 적합하다고 판단하였다.이 프로젝트의 목표는 논리회로를 VHDL을 이용하여 설계하여 실제 볼링장에서 사용할 수 있도록 하는 것으로 실제 논리회로 제작 전 Test ... ···················································································· 32.1 설계 준비 과정················································· 32.1.1 기본 볼링 게임 규칙
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 5,000원 | 등록일 2011.08.26
    다운로드 장바구니
  • 자료 표지
    [VHDL] 동기식 10진 카운터
    실험?실습 보고서실험조: 8조조원 : 최문희, 최윤정0. 제 목동기식 10진 카운터1. 목 적VHDL을 이용하여 동기식 10진 카운터 회로를 구현함으로써 순차회로에 대한 VHDL ... 설계 방법을 익히고 카운터 회로의 동작을 이해한다.2. 기초지식(회로도)3. 설비 및 준비사항MAX+PLUS II 사용법HBE?COMBO 트레이닝 키트의 사용법4. 실험 결과동기
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2010.11.23
    다운로드 장바구니
  • 자료 표지
    VHDL를 활용한 EE ATM 설계하기
    수정날짜내용1주차(11/12~11/18) - 전체적인 메인함수를 VHDL을 통해 설계2주차(11/19~11/25) - step motor, text lcd, dot matrix ... EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... 이 만들어지려면 전자공학의 디지털 논리 설계가 꼭 들어가야 하는데, 이는 시스템 설계에 매우 중요한 부분을 차지한다. 그래서 우리는 무인시스템에 디지털 논리설계를 인용해 보고자 ATM
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11
    다운로드 장바구니
  • 자료 표지
    2 port Or gate 설계
    1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용하여 2 Port OR-Gate 설계한다 . 2 Port OR Gate 을 Data Flow Modeling 으로 구현 ... 을 확인한다 . 입력된 파형과 동일하게 시뮬레이션 되었는지 확인한다 .5 장 . 토의 이번 설계 ( 실험 ) 은 VHDL 을 이용하여 OR GATE 를 설계하는 것이 목표였 ... 다 . 처음 사용해보는 VHDL 이였기 때문에 AND GATE 를 먼저 설계해본 후 OR GATE 를 설계하였다 . 이해하기 쉬운 조교님의 설명과 교수님의 실험 자료 덕분에 별다른 어려움
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2010.09.09
    다운로드 장바구니
  • 자료 표지
    xilinx를 이용하여 4bitsadder 와 4bits comparator 만들기
    . 참고문헌131.소개(1)실험 목적Full adder와 Half Adder를 VHDL코드로 작성하여 M bits 가산기와 비교기를 설계해 시뮬레이션 해보고 Spartan-3e보드 ... 전자전기컴퓨터실험설계 IIPostlab report제 목제출날짜이 름목 차1. 소개31.1. 실험 목적31.2. 이론배경32.예비실험42.1. Assingment 142.2 ... )timing simulation3.실험 결과3-1. 4bits adder-onebit adder vhdl 코드-fourbit adder vhdl코드simulation입력a
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2010.10.07
    다운로드 장바구니
  • 자료 표지
    2-port OR gate
    2주차 과제1. 설계 배경 및 목표이론적으로 배운 기본적인 VHDL의 개요를 알고 VHDL 프로그램 (Xilinx ISE, ModelSim XE)의 사용법을 습득한다. 2 ... ; ( 참고 문헌 : ISE를 이용한 VHDL 및 FPGA 실습, 이준성 외 3인 공저, 2008년, 북스힐)3. 설계 내용 및 방법Textfile 생성 Xlinx ISE 9.2i 파일 ... 을 실행하여 project명을 정해주고 파일을 실행한다. 실행 후 logic 설정은 프린트물처럼 설정해주고, VHDL Module로 소스를 생성한다. 실험이 2port Or
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24
    다운로드 장바구니
  • 자료 표지
    2 port nand xor gate 설계
    1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 NAND Gate , XOR Gate , 3입력 AND Gate 를 설계 한다. - 설계방법 : Data flow or ... ,, 0, 0, 0, 0 , 1을 확인할 수 있다. 결과 값이 우리가 예상했던 값과 일치함을 확인할 수 있었다.5장. 토의이번 설계(실험)은 VHDL을 이용하여 2 Port ... 에 if문으로 쉽게 다룰 수 있다.3장. 설계(실험) 내용 및 방법Behavioral Modeling 방법을 이용하여2 port NAND와 2 port XOR Gate 를 설계 한
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 1,500원 | 등록일 2010.09.09
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 30일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:47 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기