• AI글쓰기 2.1 업데이트
  • 통합검색(17,415)
  • 리포트(13,108)
  • 자기소개서(2,919)
  • 방송통신대(630)
  • 시험자료(558)
  • 논문(145)
  • 서식(22)
  • ppt테마(22)
  • 노하우(7)
  • 이력서(4)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털시스템설계 자기소개서 디지털 디지털시스템실험 경영정보시스템 fpga 프로젝트 전자공학과 학점은행제
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털시스템설계" 검색결과 201-220 / 17,415건

  • 자료 표지
    디지털통신시스템설계 (3주차 결과보고서)
    디지털 통신 실습 Week #3 Home workHome Work 모든 과제물에 대해서 1) 결과는 ppt 로 작성 2) 프로그램 소스 코드는 결과 ppt 와 함께 zip ... 같고 , 앞으로 디지털 통신 시간에 배우는 것들도 C++ 을 이용하여 코딩하고 , 결과 그래프를 Matlab 으로 확인하면서 더 잘 이해 할 수 있을 것 같습니다 .{nameOfApplication=Show}
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 1,000원 | 등록일 2014.12.06
    다운로드 장바구니
  • 자료 표지
    디지털통신시스템설계 (4주차 예비보고서)
    디지털통신시스템/설계2013년 1학기 Pre-report #3양자화 레벨의 수는 보내야 할 정보양과 신호의 정확도의 Trade-off관계에 있다. 총 보내는 레벨의 수가 256이 ... *((k-5)-(k-6));endfor i=1:5total=total+y(i)end디지털통신시스템/설계 Pre-report #3
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2014.12.06
    다운로드 장바구니
  • 자료 표지
    디지털통신시스템설계 (3주차 예비보고서)
    디지털통신시스템/설계2013년 1학기 Pre-report #2연속 시간 영역에서의 Fourier transform이 이산 신호 영역에서 DFT로 변환될 수 있다. FT 수식
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.12.06
    다운로드 장바구니
  • 자료 표지
    디지털통신시스템설계 (2주차 예비보고서)
    디지털통신시스템/설계2013년 1학기 Pre-report #1C++에서 난수를 발생하는 함수를 찾아서 나열하라.(1) Rand( )C++에서의 Rand 함수는 random ... 하면 프로그램이 실행될 때마다 완전히 다른 난수를 만들어낼 수 있습니다. time 함수의 대용으로 GetTickCount라는 API함수를 사용할 수 있는데 이 함수는 시스템이 부팅된 후
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.12.06
    다운로드 장바구니
  • 자료 표지
    디지털통신시스템설계 (2주차 결과보고서)
    디지털 통신 실습 Week #2 실습 / Home workUniform random variable PDF 와 CDF PDF CDF CDF 발생된 난수의 개수 = 100000 개 ... ++ 과 matlab 을 사용하는데 조금 친숙해진 것 같고 , 앞으로 디지털 통신 시간에 배우는 것들도 C++ 을 이용하여 코딩하고 , 결과 그래프를 Matlab 으로 확인하면서 더 잘 이해 할 수 있을 것 같습니다 .{nameOfApplication=Show}
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 1,000원 | 등록일 2014.12.06
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Add, Subtractor, Multiplier, Divider 설계 결과보고서
    디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Add/Subtractor/Multiplier/Divider 설계실험목표4bit Add ... 만 캐리가 1임을 알 수 있으며, 입력 값 중 하나만이 1일 때 합 값이 1을 나타냄을 알 수 있다.ABCinSCout0*************00110110010101011100111111위 진리표의 값을 그대로 표현하고 있음을 알 수 있다.디지털 시스템 설계 및 실험 ... /Subtractor를 설계하고, Multiplier / Divier를 설계한다.실험결과7 (0111)(2)과 5 (0101)(2)의 연산 결과가 35 (00100011)(2)가 나옴을 알 수 있
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Add, Subtractor, Multiplier, Divider 설계 예비보고서
    디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Add/Subtractor/Multiplier/Divider 설계실험목표4bit Add ... /Subtractor를 설계하고, Multiplier / Divier를 설계한다.배경지식1. Half AdderHalf Adder의 진리표Half Adder의 회로도2. full Adder (FA
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Sequential Circuit 설계 및 구현 예비보고서
    디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 UP/DOWN 카운터를 설계 ... 을 바로 Full Color LED 의 RGB 라인에 연결하여 회로를 동작시켜 볼 수 있다. 장비에는 Full color LED 가 4 개가 있기 때문에 모두 같은 값이 출력되도록 4 bit로 구성한다.디지털 시스템 설계 및 실험 ... 는 시스템을 설계하는데 중요하다. 시스템에 필요한 주파수를 생성하는 부분에서도 이 카운터가 사용되고, 데이터의 흐름을 나타내는 곳에서도 카운터가 사용된다.1. 비동기식 카운터JK Flip
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Sequential Circuit 설계 및 구현 결과보고서
    디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 UP/DOWN 카운터를 설계 ... 을 눌러 1이 되게 하면 Q의 값이 0000이 되는 것도 확인하였으나 촬영하진 못했다.디지털 시스템 설계 및 실험 ... 한다. (기본)2. 카운터를 이용한 Sequential Circuit을 설계한다. (선택)실험결과토의Line 1: 변수 RESETN, CLK, DNUP, Q를 갖는 모듈 LAB01_7을 선언
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    인하대학교 디지털시스템설계 project (verilog)24bit Booth multiplier design
    1. 서론최근 IoT 및 다양한 멀티미디어의 응용에 관련하여 빠른 성능의 processor가 요구되기 때문에 고속의 곱셈기의 설계에 대한 요구도 증가하고 있는 추세이다. 본 ... 프로젝트는 Booth’s algorism과 Pipeline, Wallace tree 등을 이용하여 빠른 곱셈기를 설계하는 데 의미를 둔다. 본 프로젝트에서 사용할 이론은 Booth's ... 다. 3 to 2 CSA만을 이용한 최적화 되지 않은 설계와 3 to 2/4 to 2 CSA를 섞어 쓴 최적화된 설계를 비교할 것이다. - Wallace tree : 곱셈
    Non-Ai HUMAN
    | 리포트 | 53페이지 | 4,000원 | 등록일 2017.01.06
    다운로드 장바구니
  • 자료 표지
    [디지털시스템][VHDL] Garage Door Opener Controller 설계(차고 문 설계)
    과 목 : 디지털 시스템과 제 명 : Garage Door OpenerController담당교수 :학 과 : 전자전기공학학 년 : 3학년학 번 :이 름 :제 출 일 : 2013 ... -flop에 Asynch reset을 달면 되기 때문이다.아래의 그림은 위의 상태들의 관계를 보여주는 State Diagram이다.Design of System1) State Table
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2014.05.07
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 설계 - BCD to 7 Segment (verilog로 구현)
    [Report]디지털 시스템 설계- BCD to 7 Segment -BCD_in = 4'b1111로 바꾸어 default 값 00000001이 나오는지 확인하였습니다.
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2014.11.21 | 수정일 2015.10.21
    다운로드 장바구니
  • 자료 표지
    FPGA 디지털 시스템 설계 : 신호등 제어기 설계
    신호등 제어기 설계1. Moore state machine을 이용한 traffic light controller 설계도시를 연결하는 큰 길과 교차하는 농로에 신호등을 설치할 때 ... , 가능한 한 큰 길의 신호가 끊이지 않도록, 농로에 차가 있을 경우에만 신호를 바꾸는 제어기를 설계하고자 한다(좌회전, 우회전 등의 신호는 고려하지 않음). 신호등은 적색 신호
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2012.06.18
    다운로드 장바구니
  • 자료 표지
    Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계
    Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector using Moore FSMmodule Falling_Edge_Detector(sequence_in..
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18
    다운로드 장바구니
  • 자료 표지
    FPGA 디지털 시스템 설계 : 16bit Full adder 설계
    16bit Full Adder 설계1. 16bit Full adder module 설계16bit full adder는 총 16bit인 두 숫자를 더하는 역할을 한다. 예제의 4 ... full adder를 설계하기에 앞서, 16bit full adder는 1bit full adder를 module로 만들어 사용하면 편리하기 때문에 1bit full adder
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 설계 - UART 설계
    구현하는 것이다. 아래 그림은 UART의 설계도이다..UART의 spec을 알기 전에 먼저 각 sub-module의 specification을 알아 보도록 하자 ... FEflag를 1로 만든다RSR에 저장된 값의 parity와 실제 계산해서 만든 parity의 값이 다르면 RDR의 각 register에 0을 넣는다BRGSystem
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 4,000원 | 등록일 2009.09.01
    다운로드 장바구니
  • 자료 표지
    (디지털시스템설계)VHDL Full Adder
    디지털시스템설계- Full adder (전가산기) -담 당 교 수 님교수님소 속조( 조)제 출 일 자2010.학 번 성 명1. 카노 맵을 이용하여 간략화 된 출력함수를 각 출력
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2010.12.01
    다운로드 장바구니
  • 자료 표지
    (디지털시스템설계)VHDL RS_Latch
    디지털시스템설계- RS Latch -담 당 교 수 님교수님소 속조( 조)제 출 일 자2010.11.00학 번 성 명1. 게이트를 이용하여 회로도를 구하시오.2. RS Latch
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2010.12.01
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 예비보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Sequential ... 에서 0~9의 숫자가 반복되면 10진 카운터라고 부른다. 이 카운터는 시스템을 설계하는데 중요하다. 시스템에 필요한 주파수를 생성하는 부분에서도 이 카운터가 사용되고, 데이터의 흐름 ... Circuit 설계 및 구현실험목표① 동기식 UP/DOWN 카운터를 설계한다.② 카운터를 이용한 Sequential Circuit을 설계한다.기본지식1. 카운터? 일반
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 결과보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... Sequential Circuit 설계 및 구현실험목표① 동기식 UP/DOWN 카운터를 설계한다.② 카운터를 이용한 Sequential Circuit을 설계한다.실험결과1. 동기식 UP ... /DOWN 카운터를 설계한다.[그림 1] 동기식 UP/DOWN 카운터 블록 다이어그램 (입력 : CLK,CLR,Enable,UP_Down | 출력 : Q,Q_n)[그림 2] 동기식
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 07일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:59 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기