"VHDL설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fsm 보고서 FPGA FPGA 사칙연산 verilog 결과보고서 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계실험" 검색결과 181-200 / 346건

디지털 시스템 실험 Sequential Circuit 설계 및 구현 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 UP/DOWN 카운터를 설계 ... )를 사용해서 해결 할 수 있다.실험방법1. 동기식 UP/DOWN 카운터를 설계한다.1. RESETN의 값을 받아 0으로 초기화하고, CLK의 Rising Edge(CLK이 0 ... 을 바로 Full Color LED 의 RGB 라인에 연결하여 회로를 동작시켜 볼 수 있다. 장비에는 Full color LED 가 4 개가 있기 때문에 모두 같은 값이 출력되도록 4 bit로 구성한다.디지털 시스템 설계 및 실험

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
메모리설계

RAM Library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity ram is port( CE, RD, WR : in std_logic; ADDR, IN_DATA : in std_..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
순차회로 설계 - 카운터 예비보고서

회로설계 실험 예비보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 15논리 ... . 또 클럭 분주기의 기능을 이해하고 VHDL 코딩의 시뮬레이션에 활용한다.2. 예비 이론 : 카운터- 카운터는 계수기라고도 하며, 단순히 입력 펄스의 수를 세는 데는 물론 디지털

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

실험 5 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... . 윤리의식과 문화적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력을 기른다.2 ... 하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 10월 16일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
[논리회로실험] 실험6. ALU kit

.Introduction이번 실험에서는 이보다 조금 더 심화된 내용인 VHDL로 설계한 'ALU'를 직접 Kit에 입력하고 작동을 확인해봤다. 'ALU'의 경우에는 지난번 실험에서 설계한 것 ... 과 목 : 논리회로설계실험과 제 명 : ALU_Kit담당교수 : 김종태 교수님학 과 :학 년 :학 번 : 2011314243이 름 :제 출 일 : 2013.05.07 ... ), 시프트연산을 수행하는 회로를 말한다. 이번 실험에는 총 11개의 state를 사용하여 11가지의 연산을 수행하는 ALU를 설계했다.Design① Describe what your

Non-Ai HUMAN
| 리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
LG전자 VC사업부 2017년 상반기 공채 연구개발 합격 자기소개서(자소서)

하였습니다. 또한 교환학생 시절, 네덜란드의 실험을 중요시 여기는 학풍으로, amplifier, oscillator, RF remote controller 등의 회로를 직접 설계 ... 에서 아두이노를 이용한 교육을 많이 받으며, 효율적인 하드웨어 개발을 위해서는 하드웨어와 소프트웨어를 아우르는 지식의 중요성을 알게 되었습니다. 그래서 현재 VHDL과 C언어 공부를 위하

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.06.09

다운로드 장바구니
7세그먼트

7-Segment Library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity seg_7 is port( CLK_4M, RSTB : in std_logic; SEG : out std..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
구조적 모델링

구조적 모델링? Half AdderLibrary IEEE;use IEEE.std_logic_1164.all;entity h_addr isport(x, y : in std_logic;s, c : out std_logic);end h_addr;architecture beh..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
비교기설계

1Bit Library IEEE; use IEEE.std_logic_1164.all; entity bit_1 is port( A, B : in std_logic; EQ : out std_logic ); end bit_1; architecture behave_bit_1 ..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

을 도출하여 2-to-4 decoder를 설계하였다. 이를 Schematic으로 그리고 또한 VHDL code로도 작성하여 TTL로 실험한 결과와 일치하는지를 살펴보았다. 7-s ... 디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Decoders and Encoders2. 실험 목적● 일반적인 binary decoder의 동작 원리를 이해한다.● 7-segment의 동작 원리를 이해한다.● Priority

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
[논리회로실험] 실험9. detector

.Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 '유한 문자열 인식기'를 설계한다. 이번에 설계한 '유한 문자열 인식기'는 어떤 문자열 ... 과 목 : 논리회로설계실험과 제 명 : 유한 문자열 인식기 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.27 ... 한다. 이번 실험에서는 reset이 작동되면 처음 상태로 되돌아가게 설계해준다.Design① Describe what your circuit does이번에 설계할 회로는 '유한 문자열

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다 ... 와 co를 출력하는 1bit 가산기를 설계하겠다.[그림 2] 1비트 전가산기2)(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)전반적인 내용-FA 4 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 21

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계 ... 는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 을 추가시키진 못하였고, 대신에 shifting function을 구현할 때 다양한 방법으로 수정 해 볼 수 있었다.이번 프로젝트를 통해 VHDL coding에 대해서도 깊은 이해를 할

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... . Introduction기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 5주차 예비보고서

예 비 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- Verilog ... , 마이크로프로세서 등에 이르기까지 디지털 시스템의 설계 및 검증에 사용되도록 계발된 하드웨어 기술 언어이다.? 소프트웨어 프로그래밍 언어와 다르게 하드웨어 설계에 적합한 언어 ... 요소들을 가지며, 디지털 하드웨어를 여러 계층 레벨에서 표현하고 검증할 수 있다.? HDL (Hardware Description Language)하드웨어 기술 언어로서 VHDL

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
[논리회로실험] 실험8. counter

.Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... 과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
신의손) 합격 한글 이력서

.52004.3 ~ 2007.2 ○○ 고등학교 졸업경력사항2012.06 ~ 2012.08 집적회로 연구실 학부연구생(10주) ? VHDL 설계 실습? 집접회로 공부2013.07 ... ~ 2013.08 한국 기계연구원 나노역학 연구실(1달) ? 나노 임프린트 리소그래피 공정 실험 실습? 프로브카드용 프로브 설계제작 특성평가2010.01. 2011.01 호주 워킹 ... 회로 실험- 다이오드, BJT, MOSFET을 이용한 증폭회로 설계2012 전자회로 실험2- A/D Convert 보드, Traffic 보드와 FPGA를 이용한 디지털 하드웨어

Non-Ai HUMAN
| 이력서 | 17페이지 | 무료 | 등록일 2014.08.20 | 수정일 2016.01.10

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 LCD display에 대해서 이론적으로 공부해보고 이를 KIT에 올려서 실습해보는 실험이다. LCD는 5*8 ... 의 점으로 구성되어 있고 이 점들을 모아서 글자의 형태로 되어진 설계가 이미 되어있다. 우리는 이번 실험에서 이미 만들어진 글자의 형태를 가지고 학번과 이니셜을 출력해보는 설계 ... 할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-LCD 모듈을 이용하여 학번, 이름을 다음과 같이 출력한다(313881)(313305)LCK!LTI?-조원의 학번

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
3 8 디코더

Behavioral modeling Library IEEE; use IEEE.std_logic_1164.all; entity de_38 is port( X : in std_logic_vector(2 downto 0); EN : in std_logic; D : out s..

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

다운로드 장바구니
논리회로실험 2014 Calculator

1. Purpose1) 4bit의 16진수 입력을 받아 +와 ?연산 결과를 LCD에 출력하는 계산기를 설계한다.2. Background이번 실험은 4bit의 16진수 입력을 받 ... 아 연산 결과를 LCD에 출력하는 계산기를 설계하는 것이었다. 계산기에 사용되는 스위치는 총 5개의 push switch와 1개의 dip switch가 사용된다.[ 그림 1 ... ] switchRov-lab3000 이용하여 설계한 계산기의 연산 결과는 LCD에 다음과 같이 출력된다.[ 그림 2 ] 계산기 동작 방식계산기의 동작은 dip switch를 이용하여 원

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기