fet 특성 및 증폭기 예비보고서 피스파이스 넷리스트 시뮬레이션 파형 결과 포함
- 최초 등록일
- 2008.09.24
- 최종 저작일
- 2008.10
- 13페이지/ 한컴오피스
- 가격 1,500원
소개글
fet 특성 및 증폭기 예비보고서 피스파이스 시뮬레이션 파형 결과 포함
데이터 시트 및 피스파이스 넷리스트 포함
목차
1. 실험주제
2. 실험목적
3. 관련이론
4. 실험의 이론적 결과(넷리스트,피스파이스시뮬레이션)
5. 실험에 사용될 소자
본문내용
실험 2. FET특성 및 증폭기
1. 관련 이론
FET는 전자 전류와 정공 전류를 이용하는 바이폴라 트랜지스터와는 달리 하나의 전하 반송자만을 이용하는 단극 소자이다. FET에는 접합 JFET(전계효과 트랜지스터)와 MOSFET(금속 산화물 반도체 전계효과 트랜지스터)의 두가지 형태가 있다.
JFET의 기존동작 원리는 n채널 소자에 직류 바이어스 전압을 걸었다. 드레인-소스 사이에 Vdd전압을 공급하여 드레인에서 소스로 전류가 흐르게 한다. 게이트와 소스사이에는 역방향 바이어스 전압 Vgg를 걸어준다. JFET는 항상 게이트-소스 사이 pn접합에 역방향 바이어스가 걸린 상태에서 동작한다. 게이트 전압에 -전압을 가하면 게이트-소스 접합에 역방향 바이어스가 걸려 pn접합을 따라 공핍층이 형성된다. 이 공핍층이 n채널로 파고들어가 채널 폭을 줄여 저항이 커진다. 또한 게이트 전압 변화에 따라 채널폭이 변하고, 그에 따라 저항이 변하여 드레인 전류 Id가 제어된다.
Vgs=0V일 때 Id를 일정하게 하는 곡선의 점의 Vds의 값을 핀치-오프 전압 Vp라고 한다. JFET에서 Vp는 고정값이다. 핀치-오프 전압 이상으로 Vds가 계속 증가하더라도 드레인 전류는 거의 일정하다. 이 드레인 전류값을 Idss라 표기하며 JFET규격표에 항상 명시한다. Idss는 외부 회로와 관계없고, Vgs=0V에서 JFET 최대 드레인 전류가 된다. 만일 게이트전압을 일정하게 고정하고 드레인의 전압 를 높여주면, 드레인전류가 크게 증가하다가 채널의 드레인 부분에 핀치오프가 일어나면서부터 전류는 더 이상 증가하지 않고 일정한 값을 유지하게 되는데, 이를 드레인 포화전류(saturation current) 라고 한다. 보통 FET는 핀치오프를 넘어선 전류포화영역(current saturation region)에서 동작된다.
참고 자료
없음