전자회로실험 - 에미터 공통 증폭기회로 특성
- 최초 등록일
- 2008.05.04
- 최종 저작일
- 2019.04
- 6페이지/ 한컴오피스
- 가격 1,000원
소개글
1) 에미터 공통 증폭기회로에서 베이스전류에 따른 콜렉터 전류의 변화를 측정한다.
2) 에미터 공통 증폭기회로에서 전류이득 β를 결정한다.
3) 에미터 공통 증폭기회로를 소신호 증폭기로 사용한다.
4) 에미터 공통 증폭기회로의 소신호 전압이득을 측정한다.
5) 에미터 바이패스 캐패시터의 증폭기 이득에 대한 영향을 분석한다.
6) 에미터 공통 증폭기회로의 입력, 출력 임피던스, 전력이득 및 입출력전압의
위상 변화를 관찰한다.
목차
1. 실험목적
2. 실험결과
3. 결과분석
4. 토의사항
*참고문헌
본문내용
3. 결과분석
: 실험 2-(2)와 (4),(5)를 통해 얻은 β값은 큰 차이를 보인다. 이는 매우 작은 신호를 조절하는데
있어서 정확한 측정이 이루어지지 않은데서 기인한 것이다. 즉, 출력파형에서 왜곡이 되지 않는
범위내에서 입력 신호를 조정하는 과정에서 발생한 작은 오차가 β를 구할 때 큰 차이를 발생시켰다.
실험2-(9),(10)의 경우 바이패스 캐패시터 CE를 제거하자 콜렉터에서 측정되는 출력신호의
파형이 노이즈처럼 나타났다. CE는 베이스 입력의 소신호 전류에 의해 콜렉터 전류가 증가하거나
감소할 때, 베이스에서의 신호전압과 동일한 위상을 가진 소신호 전압의 일부분이 RE양단에 걸리게
되어, 베이스-에미터 단자 양단에 걸리는 전압이 상대적으로 RE가 없는 경우보다 작게된다.
따라서 소신호 입력이 베이스에 인가될 때, CE가 존재하지 않으면 RE는 직류 및 소신호 둘 다에대해
직접 나쁜 영향을 주게 된다. 그래서 CE를 제거했을 때 이 영향으로 인해 출력전압이 비정상적인
파형을 나타낸 것이다.
참고 자료
대학전자회로 실험 / 이승훈 교수님 외 3명 / 淸文閣
Microelectronic Circuits 5th Edition / Sedra, Smith / Oxford