CMOS 기술

*형*
최초 등록일
2007.03.02
최종 저작일
2006.01
66페이지/파워포인트파일 MS 파워포인트
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

CMOS의 기본 구조부터 동작원리, CMOS 제작과정 (process) 에 까지 정리한 장표입니다.
또한 latch-up 등과 같은 side effect와 이것을 방지하기 위한 방안등도 함께 수록되어
있습니다.

목차

MOS Inverters
The n-Channel (NMOS) Technology
The CMOS Technology
Threshold Control and Matching
CMOS Manufacturing Steps
CMOS Latch-up
Latch-up Prevention
Trench Isolation
Schottky-MOS Transistor

본문내용

<Advantages of p-well over n-well CMOS>
- p well technology may be the better choice for pure static logic, in which a good balance between the performance of both MOS device types is beneficial.
- p well CMOS is less susceptible to field inversion problems than n well CMOS
- It is easier to form a p-retrograde well than an n- retrograde well, since boron ions penetrate deeper than arsenic or phosphorus ions at the same implant energy.

<Twin well technology>
Two device types perform similarly as channel lengths approach 0.5μm, it is useful to provide symmetrical n- and p-channel devices.
Body doping of both transistor types maintain adequate threshold voltage levels.
It is compatible with the technologies of either isolation by selective epitaxial growth or trench isolation. Self aligned channel stops can be easily implemented in the twin well approach, allowing the spacing between n- and p-channel devices to be reduced.

참고 자료

VLSI 설계, 이론과 실습 (공진흥, 김남영, 김동욱, 이재철)
The art of analog layout (Alan Hastings)
Basic VLSI design systems and circuits (D. A. Pucknell)
Design of analog CMOS integrated circuits
Introduction to nMOS & CMOS VLSI systems design (A. Mukherjee)
VLSI technology (S. M. SZE)
Silicon processing Volume 2 – process integration (S. Wolf)
Silicon processing Volume 4 – deep submicron process technology (S. Wolf)
반도체 공동 연구소 공정교육 자료집

이 자료와 함께 구매한 자료

자료후기(1)

*형*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 레치업 4페이지
    적으로 흘러 파괴되는 현상을 Latch Up이라 한다. MOSFET 의 ... LATCHUP 현상이란? Latch up 현상에 대해 알아보기 전에 ... CMOS는 ON,OFF상태를 변화시킬 때에 전력을 소비한다. Latch
  • 워드파일 14주차 Digital CMOS Circuit 예비보고서 9페이지
    Digital CMOS Circuit 실험 목적 MOSFET을 이용한 ... . CMOS NAND Gate PMOS 2개, NMOS 2개를 이용하여 ... Gate PMOS 2개, NMOS 2개를 이용하여 CMOS NOR
  • 파일확장자 인하대 vlsi 4주차 xor 8페이지
    . 저번주에 작성했던 pmos와 nmos의 저항에 관해 2up=un 의 ... cmos gate로 바꾸는 과정을 살펴보면 아래의 n-mos network에 ... 구성하게 되면 cmos 회로의 특성상 반전된 입력이 나오게 된다. 즉
  • 워드파일 반도체공정 Report-1 19페이지
    . Scaling of MOSFETs to the 32nm technology ... generation Scaling planar bulk CMOS는 고 도핑 ... (SOI), multiple gate MOSFET과 같은 다양한
  • 한글파일 Tcad (athena) 로 nmos 반도체 설계 시뮬레이션 보고서 11페이지
    , ESD 나 Latch-UP 등으로 부터 보호하기 위해서이다. 1.4 ... TCAD를 이용한 (ATHENA) NMOS 설계 시뮬레이션 보고 ... nmos simulation ) 3. 결과 및 결론 1. 서론 요약 본
  • 워드파일 ITRS 2005 요약 22페이지
    Errors, ESD, Latch-up, Packaging, Design ... 트렌드를 유지하기 위해 첨단 로직 기술을 위한 MOSFET의 미세 ... -gate MOSFETs (예를 들어 FinFETs 등)와 같은 새로운 구조
  • 한글파일 전자응용실험 9장 예비 [MOSFET 기판 전류 측정] 5페이지
    latch-up을 유발시킬 수도 있다. 둘째로 impact ... 전자응용실험1 실험?. MOSFET 기판 전류 측정 [예비보고서] 과목 ... -04-08 실험 9 MOSFET 기판 전류 측정 1. 실험 목적 Hot
더보기
최근 본 자료더보기
상세우측 배너
CMOS 기술