[전자회로실험] 연산 증폭기 단자들의 용도와 특성

소개글

피스파이스를 이용 하였습니다.

목차

[목 적]

[기본이론]
1.연산 증폭기 단자들의 용도
2.연산 증폭기 단자들의 특성
3.영점-교차 검출기에의 응용

[실 험]

본문내용

2.연산 증폭기 단자들의 특성
연산 증폭기는 자신의 플러스 입력 단자에 인가된 전압 V2(2번단자)와 마이너스 입력단자 에 인가된 전압 V1(3번단자)의 차를 감지하고,이 값에 이득 A를 곱한 후 , 그 결과의 전압 A(V2-V1)을 출력 단자에 나타나게 한다. 이상적인 연산 증폭기의 이득 A는 매우 크고 ,이 상적으로는 무한대이다.(741 연산 증폭기는 200,000V/V 정도이다.)
이상적인 연산 증폭기는 어떤 입력 전류도 끌어들이지 못한다. 즉 , 단자 2와 단자 3으 로 들어오는 신호 전류는 모두 0 이다. 바꿔 말하면, 이상적인 연산 증폭기의 입력 임피던 스는 무한대이다.(741 연산 증폭기는 2MΩ 정도이다.)
출력 단자는 어떠한가? 이 단자는 이상적인 전압 전원의 출력 단자로서 동작한다.즉 , 단 자 6과 접지 사이의 전압은 단자 6으로부터 나와 부하 임피던스로 들어가는 전류에 관계 없이 항상 A(V2-V1)이다.바꿔 말하면, 이상적인 연산 증폭기의 출력 임피던스는 0 이다. (741 연산 증폭기는 75Ω 정도이다.)

참고 자료

전자회로실험