[A+]중앙대학교 전자회로설계실습 Oscillator 설계 예비보고서

소개글

"중앙대학교 전자회로설계실습 Oscillator 설계 예비보고서"에 대한 내용입니다.
중앙대학교 전자전기공학부 3학년 1학기 실습 전자회로설계실습 A+받은 예비보고서입니다!

목차

1. 설계실습 계획서
1) OrCAD PSPICE를 사용한 Oscilator의 설계
2) Fedback factor (β)의 영향 분석
3) Fedback 저항 (R)의 영향 분석

본문내용

(C) 설계한 Oscilator의 동작원리를 기술한다. (이론부 참고)
-> Answer
OP-Amp의 출력전압이 L+ = 12V 에 있었다고 가정 한다. 이 때 출력단자는 R과 C를 통해 접지되어 있으므로 출력전압은 Capacitor C를 charge시키게 되며 따라서 Capacitor에 걸리는 전압 V_(=vc) 점점 증가하게 된다. 한편, v0 = L+ = 12V 일 때,...

<중 략>

참고 자료

없음