차동증폭기 예비보고서

목차

1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험기자재 및 부품
5. 실험 방법 및 순서

본문내용

1. 실험 목적
본 실험을 통해 단일 입력에서 차동 증폭기의 출력 파형을 관찰하고, 입력 파형에 대한 출력 파형의 위상을 알아본다.
위상이 반대인 두 입력 신호(차동 모드)가 가해질 때, 차동 증폭기의 출력파형을 관찰하고, 입력에 대한 출력의 위상을 알아본다.
위상이 같은 두 신호(공통 모드)가 입력에 가해질 때 차등 증폭기의 출력 파형을 관찰하고, 입력 및 출력 위상 관계를 알아본다.

< 중 략 >

2.7 차동 증폭기 회로 기호
차동 증폭기 회로들은 [그림 5-6]보다 더욱 복잡하게 나타낼 수 있다. 그러나 [그림 5-7]처럼 블록으로 차동 증폭기를 나타내는 것이 훨씬 간단하다. 특히 IC 차동 증폭기는 [그림 5-7]과 같이 나타내는 것이 편리하다. [그림 5-7(a)]는 두 개의 입력과 하나의 출력을 가진 차동 증폭기이고, [그림 5-7(b)]는 두 개의 독립된 출력을 가진 두 입력 차동 증폭기의 회로 기호이다. (-)와 (+)부호는 각각 출력 3에 대한 반전과 비반전 입력을 나타낸다.

3. 실험 예비 보고
3.1 전류 미러란 무엇이며 왜 그것이 사용되는지와 장점을 설명하라.
가장 간단한 전류미러를 나타낸 것이다. 현재에는 전압바이어스 보다는 전류바이어스를 주로 사용한다. 바이어스란 증폭기가 원하는 만큼 안정적으로 증폭하도록 dc 레벨을 맞춰준다. 일반적으로 MOS의 드레인-소스간의 전류식은 Ids=1/2(u*Cox*W/L*(Vgs-Vth)2))이다. 식에서 보시다시피 u, Cox, Vth등은 공정상으로 결정 되는 것이고, 설계상에서 바꿔 줄수 있는 것은 W/L과 Vgs다. 따라서 그림에 보인 전류 미러를 구성하는 MOS의 사이즈가 동일하다고 가정하면 게이트-소스간의 전압이 같아지기 때문에 오른쪽 mos에서 왼쪽 mos와 같은 전류라 흐르게 된다. mos를 20개를 같은 방식으로 연결해 간다면 같은 전류를 흐르는 전류 원을 20개를 만들 수 있다.

참고 자료

없음