[2019 A+ 인하대 공업화학실험] 패터닝 결과보고서 공화실 결보

목차

1. 서론(실험개요, 목적, 필요성 등을 서술)
2. 실험방법
3. 실험결과 분석 및 고찰
4. 결론
5. Process problem
6. 참고문헌

본문내용

1. 서론(실험개요, 목적, 필요성 등을 서술)
반도체는 현재 매우 주목받고 있는 분야 중 하나이다. 세계 반도체 시장은 글로벌 아이티 시방의 회복과 함께 2010년 약 20%증가했고 한국의 수출은 약 70%증가했다. 이러한 반도체 분야에서 화학공학전공자가 하는 일은 매우 많다. 그중 특히 Photo lithography 분야에서 많이 일하고 있다.
따라서 우리는 반도체 공정에 대한 전반적인 과정을 익히고, 각 과정들을 진행하는 이유와 어떻게 진행하는지에 대하여 이해할 필요가 있다. 특히 이번실험에서는 많이 일하고 있는 Photo lithography에 대해서 직접 경험해본다. 패터닝된 산화막을 관찰하고, etching을 한다. etching된 산화막을 관찰하고 ashing까지 진행한다. 이후 etching 속도와 etching 선택도를 계산해본다.

2. 실험방법
* 실험 재료
pattern이 완료된 wafer
① 웨이퍼 공정을 통해 Si 판을 만든다.
② 산화 공정을 통해 SiO2층을 만든다.
③ 포토공정을 통해 SiO2위에 회로 패턴을 만든다.
이번 실험은 etching과 ashing을 하고 etching 속도와 selectivity를 구하는 실험이다. 따라서 그 전까지 과정이 완료된 wafer을 이용한다.

* RIE (reactive-ion etching)
안에 있는 두 판은 전극이다. 전극으로 RF power(교류 전압)가 가해지고 power에 의해 위쪽 전극에서 전자가 힘을 받아 나온다. 이 전자가 gas와 만난다. 반대측 전극위에 전자가 축적되고 전극은 음전위를 띤다. 즉 (self) dc-bias voltage라고 한다. 전자의 질량은 양이온의 질량보다 작아서 속도는 양이온보다 빠르다. 따라서 전자가 양이온보다 움직임이 크다. 아래 전극 위에 sample을 올려두면 양이온은 음전위를 띠는 전극에 의해 sample을 치게 된다. 이때 식각이 발생하며 이를 플라즈마를 이용한 식각이라고 한다. Pump는 RIE를 진공을 만들기 위해 사용한다.

참고 자료

이충훈, 『알기 쉬운 반도체』, 북스힐, 2016년, p5, p53~55, p92, p100, p116~118.
강기성, 『반도체 공학』, 한올출판사, 1997년, p77~p78.
이형옥, 『반도체 공정 및 장치기술』, 상학당, 2006년, p303~p308.
미상, 「Synthesis of the electrochromic materials and observe one’s color changes」, 『공업화학.화학공학 실험교재』, 인하대학교 화학공학과, 2019, p19~29.
신별, 박익현, 정지원, 「고밀도 플라즈마 식각에 의한 CoTb과 CoZrNb 박막의 식각 특성」, 2005, p532~534.
정귀상, 정수용, Shigehiro Nishino, 「Si(100)기판위에 성장된 3C-SiC 박막의 반응성 이온식각 특성」, 2004, p725~726.