울산대학교 전자실험(2)예비16 차동 증폭기 회로

최초 등록일
2020.03.19
최종 저작일
2019.03
3페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
판매자yopeoa3 (본인인증회원) 8회 판매
다운로드
장바구니

목차

1. 실험목적
2. 실험이론
3. 실험방법(멀티심)

본문내용

1.실험목적
2개의 입력 신호들의 차이를 증폭시키는 bjt,jfet 차동 증폭기 회로에서 DC전압과 AC전압을 계산하고 측정하고 차동이득과 공통모드 이득을 계산해본다.

2.실험이론
차동 증폭기는 2개의 입력을 지원하는 회로로 입력신호의 차이를 증폭시킨다.
차동증폭기를 입력단에 사용하는 연산 증폭기는 입력을 (+)비반전 ,(-)반전으로 표시하며 , 서로 반대인 출력을 제공한다.

<중 략>

(2) 공통신호=같은 입력신호를 두 입력 단자에 인가:
각 컬렉터의 크기는 같지만 반대의 극성으로 출력되어 상쇄되므로 출력신호는 0
(실제회로에선 출력이 완전히 상쇄 되지 않고 아주 작은 신호가 출력되는데 이것을 offset이라 한다)

참고 자료

없음

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

yopeoa3
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
78
ㆍ전체 판매량
470
ㆍ최근 3개월 판매량
46
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    울산대학교 전자실험(2)예비16 차동 증폭기 회로