아주대학교 기초전기실험 A+ dc 6, dc 7 예비보고서

목차

Ⅰ. EXPERIMENT DC 6 - Parallel Resistance
1. 실험목적
2. 이론
3. 실험 방법
4. 실험 예상
5. 참고 문헌

Ⅱ. EXPERIMENT DC 7 - Parallel dc Circuits
1. 실험목적
2. 이론
3. 실험 과정
4. 결과값 예상
5. 참고 문헌

본문내용

1. 실험목적
1) ohmmeter 또는 옴의 법칙을 이용해 병렬로 연결된 저항의 합성 저항을 구한다.
2) 합성 저항에 각각의 병렬로 연결된 저항들이 미치는 효과를 확인한다.
3) 병렬로 연결된 회로에서의 저항을 확인하는 것을 배운다.

2. 이론
1) 저항의 병렬 연결
우선 두 저항에 똑같이 전지의 양단에 연결되어 저항 양단의 전위차는 같다. 단자 전압을 라 하자. 각 저항에 V의 전압이 걸린다.

<중략>

2) 병렬 연결에서의 합성 저항은 구성하고 있는 저항 중 가장 작은 크기의 저항보다 크기가 항상 작다. 그 이유는 병렬 연결의 합성 저항 식에서 찾을 수 있다. 위 식의 우변을 보면 최초 저항이 1개일 때는 당연히 합성 저항과 구성 저항의 크기가 같고(1개일 때는 병렬연결에 포함되지 않는다.) 저항이 추가 될 때마다 우변의 값이 커진다. 하지만 우변의 값을 역수 취한 값이 합성 저항이므로 우변의 크기가 커질수록 합성 저항은 작아진다.

참고 자료

Laboratory Manual to Accompany Introductory Circuit Analysis Twelveth Edition 69~80쪽, Robert L. Boylestad & Gabriel Kousourou, 2010, PEARSON
대학물리학Ⅱ 664~665쪽, John W. Jewett, Jr., Ramond A. Serway 원저, 북스힐
Laboratory Manual to Accompany Introductory Circuit Analysis Twelveth Edition 81~92쪽, Robert L. Boylestad & Gabriel Kousourou, 2010, PEARSON
키르히호프의 법칙, 두산백과
대학물리학Ⅱ 664~670쪽, John W. Jewett, Jr., Ramond A. Serway 원저, 북스힐