• 파일시티 이벤트
  • LF몰 이벤트
  • 캠퍼스북
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 Verilog과제

중앙댕
개인인증판매자스토어
최초 등록일
2018.07.05
최종 저작일
2017.12
2페이지/파일확장자 압축파일
가격 1,500원 할인쿠폰받기
다운로드
장바구니

목차

없음

본문내용

기존의 Homework2의 coding를 참고하여 만들어 보았습니다. v_machine_ver2의 경우 stage갯수가 5개로 늘어나 2bit으로는 부족하므로 3bit로 바꾸고 state diagram을 바탕으로 next state logic과 output logic을 변경하였습니다. test v_machine ver2는 총 5가지의 경우로 나눠 coin이 500→500→500일 때, 500→500→1000일 때, 500→1000일 때, 1000→500일 때, 1000→1000일때를 순서로 코딩하였습니다.
결과는 500→500→500, 500→1000, 1000→500일 때 coke가 1로 나오며 500→500→1000, 1000→1000일 경우 reset이 1이 되는 것을 확인 할 수 있었습니다.

참고 자료

없음

압축파일 내 파일목록

2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/optional 과제/
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/optional 과제/Optional 과제.hwp
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/optional 과제/test_v_machine_ver2.v
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/optional 과제/v_machine ver2.v
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제1번/
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제1번/add16.v
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제1번/verilog 과제1 번.hwp
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제2번/
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제2번/v_machine.v
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 과제/verilog 과제2번/verilog 과제 2번.hwp
ASIC설계 성적인증.jpg
중앙댕
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
2017년도 중앙대학교 전자전기공학부 3학년 2학기 ASIC설계 Verilog과제
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업