2배전압회로 결과보고서1(한기대 전자회로실습)
- 최초 등록일
- 2016.11.20
- 최종 저작일
- 2012.10
- 14페이지/ 한컴오피스
- 가격 1,000원
목차
Ⅰ. 전압 회로
1. 소자 선정
2. 실습 결과
3. PIV
4. 고찰 및 특이 사항
Ⅱ. 3배 전압회로
1. 소자 선정 및 이유
2. 실습 결과
3. PIV
4. 고찰 및 특이 사항
본문내용
두 캐패시터가 모두 충전되어 출력이 2배 전압이 되었을 때, 두 다이오드 모두 출력 전압을 PIV로 받는다. 다이오드의 전압 강하를 고려했을 때는 1.3 * 2 = 2.6V를 갖지만 실험 결과 다이오드 전압 강하가 항상 0.7V라고 확신할 수 없으므로 최악의 상황을 고려할 시 다이오드를 고려하지 않아 2 * 2 = 4V를 PIV로 갖는다.
<중 략>
Voltage Doubler에 대해 첫 번째로 캐패시터를 고정 시켜놓고 저항값을 변화 시키며 그에 따른 결과 값을 얻는 실습과 저항을 고정 시켜놓고 캐패시터를 변화 시키며 결과를 얻는 두 가지 방법으로 진행하여 다음과 같은 결론을 내릴 수 있었다 (그래프는 각 소자별 차이를 시각적으로 극대화 하기 위해 작은 소자 값을 사용한 결과를 이용하였다.)
<중 략>
위 두 그래프는 R=10kΩ으로 고정 시켜놓고 캐패시터를 1uF ~ 470uF로 변화 시키며 얻은 결과 값인데 캐패시터 역시 리플 전압과 출력 전압에 영향을 미친다는 것을 알 수 있었다. 높은 캐패시턴스의 캐패시터는 리플 전압을 줄임으로써 더욱 안정적인 출력을 하며 출력 전압 역시 높아진다는 것을 알 수 있었다. 그러나 저항과 마찬가지로 캐패시터가 계속해서 커진다고 안정도와 출력전압이 무한대로 좋아지는 것은 아니었다. 이상에서 Voltage Doubler의 출력은 시정수 RC에 의존한다는 결론을 내릴 수 있었다. 60Hz는 상대적으로 낮은 주파수 값이므로 이에 따라 높은 RC값이 요구된다. RC 값이 높으면 충․방전 시간이 길어져 최고점에 전압이 충전되고 다시 방전되기 전에 충전되어 버리기 때문에 안정적이고 높은 출력값을 유지할 수 있는 반면 낮은 RC값은 충전되고 나서 급격하게 방전되기 때문에 리플이 많이 생기고 낮은 출력값을 내는 것이다. 또한 저항 값과 캐패시턴스가 일정 값이 되지 않으면 Voltage Doubler는 낮은 출력 전압으로 인해 전압 증폭의 역할을 제대로 수행할 수 없으며 높은 리플 전압으로 인해 정류 회로의 역할도 하지 못한다는 결론을 내릴 수 있었다.
참고 자료
없음