2010310961.이동녕.HW1
- 최초 등록일
- 2015.06.07
- 최종 저작일
- 2013.02
- 7페이지/
MS 워드
- 가격 1,000원
목차
1. Purpose
2. Problem statement
3. Sources & Results
4. Conclusion
5. 참고 문헌
본문내용
1. Purpose
이번 실습은 right shift register를 VHDL을 이용해 programming하고, 그에 대한 결과를 확인하기 위한 testbench를 짜는 것이 목적이다. Right shift register는 1bit의 input에 대해 clock의 주기가 한번 돌 때마다 1bit씩 오른쪽으로 shift 시키는 register로써, 이 register자체는 별로 어렵지 않게 programming 할 수 있으나 testbench를 짜는 것이 이 실습의 난이도를 결정하였다.
2. Problem statement
① Describe what is the problem.
이번에 설계한 register는 4bit right shift register로써 input이 들어가면 clock의 주기마다 한 칸씩 오른쪽으로 값이 이동하며, 마지막에는 output에 그 값이 나타난다.
Testbench를 짤 때 입력값으로써 “11001010”이라는 값을 입력하며, input의 경우 11001010을 입력한 다음에는 더 이상 input이 없고 output에 경우에는 맨 처음에 입력한 input값이 output으로 나오기 전에는 관찰할 필요가 없으며, 이를 구현하는 것이 주된 문제이다.
참고 자료
http://class.icc.skku.ac.kr/~min/ds/
http://www.info-zip.org/ >> unzip.exe
Digital Systems Design using VHDL / Charles H.Roth,Jr. / Thompson / p.120~p.121
