29장 선형 연산증폭기 예비레포트
- 최초 등록일
- 2015.05.25
- 최종 저작일
- 2014.04
- 8페이지/ 한컴오피스
- 가격 1,500원
목차
1. 목적
2. 실험 소요장비
3. 관련이론
4. 실험 순서
1) 반전증폭기
2) 비반전 증폭기
3) 단위이득 플로어
4) 가산증폭기
5) 컴퓨터 실습
본문내용
연산 증폭기의 기본회로는 반전증폭기와 비 반전증폭기이다. 비 반전증폭기에서는 입력전압과 출력전압의 위상차이가 ‘0‘이고, 반전증폭기에서는 입력전압과 출력전압의 위상 차이는 역상인 180°가 된다.
<중 략>
증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상 적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다. 연산증폭기가 이상적인 증폭기이면, 신호전압의 형태나 주파수에 무관하게 식 (1)이 성립된다. 즉 증폭도는 단순히 두 개이 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°임을 가리킨다. 즉 반전되었음을 나타낸다.회로에서, 신호전압에서 우측을 들여다 본 입력저항은 R1 이고, 출력전압에서 좌측을 들여다 본 출력저항은 0(zero) Ω이다.
<중 략>
출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환이라고 한다. 만약 출력단자가 비 반전단자인 (+)에 연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 판이하게 달라진다. 다음 회로처럼 부궤환으로 구성되면 이는 증폭기이지만, 정궤환으로 구성되면 이는 증폭기가 아니다. 따라서 출력단자의 입력 연결시에 그 극성에 주의해야 한다. 가상접지는 부궤환회로에서 발생되는 것이지 정궤환 회로에서 발생되는 것이 아니다. 회로에서 연산증폭기의 입력저항이 무한대이기에 신호원에서 회로 쪽으로 흐르는 전류 I = 0 이다. 가상접지에 의하여 Vs = n 가 된다. 그리고 n 점에서 연산증폭기의 (-)입력 단자 측을 들여 다 본 저항은 무한대이다. 따라서 전압 이득 식은 다음처럼 주어진다.
참고 자료
없음