산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화 분석

*현*
개인인증판매자스토어
최초 등록일
2013.12.31
최종 저작일
2012.10
16페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니
퀴즈OX 이벤트

목차

1. 실험목적 (Purpose)
2. 실험변수 (Variables)
3. 이론배경 (Theories)
4. 실험방법 (method)
5. 실험결과 및 고찰 (result & dicussion)
6. 결론(conclusion)

본문내용

1. 실험목적 (Purpose)

MOSFET Structure을 가진 MOS Capacitor를 제작하여 그 제작 공정 과정을 알고 MOS Capacitor의 구동 원리를 이해하며 Oxide층(SiO₂) 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화를 분석해본다.

2. 실험변수 (Variables)

산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프의 변화를 보기위하여 변수를 3가지 SiO₂ 두께(100nm, 200nm, 300nm)로 설정하였고, 통제 변인으로는 metal을 Ti로 정하였다.

<중 략>

결과 값을 확인해보면 예상결과와는 달리 박막의 두께에 따라 유전율이 같지 않다는 것을 볼 수 있다. 이러한 원인으로는 증착 과정에서 SiO2로 증착했을 때 SiO2만 떨어져 나오는 것이 아니라 SiO나 Si, O2등이 떨어져 나오는 경우가 많다. 이때 O2는 진공펌프를 통해 빠져나가게 되어 실제 증착된 물질은 SiO2와 SiO가 섞여서 증착하게 된다. 이는 산화물 층의 증착 두께에 따라 조성차이가 더 크게 날 것이기 때문에 산화물 층의 유전율이 각각 다르게 될 것이다.
또한 진공펌프로 진공상태를 만든다고 해도 진공상태가 완벽하진 못하기 때문에 증발되어 날아가는 SiO2와 기체 분자간 충돌이나 반응 때문에 산화물 층에 이물질이 섞여 들어갈 것이다. 치밀하고 균일한 형성을 방해하게 될 것이다.

참고 자료

Solid State Electronic Devices(6th edition) - Ben Streetman, Sanjay Banerjee
Modeling and Simulation of Negative Bias Temperature Instability - R.entner
Chap. 6. Field Effect Transistors ppt자료 - Nano quantum electronics lab
반도체공학 - 박광순, 여진경 역. 학문사. 1997
http://www.ece.utep.edu/research/webedl/cdte/Fabrication/index.htm
http://lsm.rutgers.edu/facilities_ALD.shtml
chap2. 전계효과 트랜지스터(FET) - 디스플레이공학 이준신교수님 강의자료
*현*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 워드파일 반도체 공정 실습보고서 15페이지
    반도체 공정 실습보고서 ▶ 웨이퍼 준비 웨이퍼의 종류: 웨이퍼는 p형과 ... . MOS capacitor의 C-V예상결과 ▶ 실험이론에서 밝힌 것처럼 ... ▶의의 : 중간고사 이론 수업에서 대략적으로 배운 반도체 공정 이론을 토대로
  • 워드파일 MOS Capacitor 제작 및 분석 실험 22페이지
    (Metal-Oxide-Semiconductor) Capacitor MOS ... 설명하여 줄 수 있다. 본 실험에서는 MOS Capacitor를 직접 ... 일어났기 때문이라고 추측된다. MOS Capacitor에서 적정 유전
  • 워드파일 [예비레포트] MOSFET에서의 전기적 특성 관찰(transfer curve) 6페이지
    초기에 게이트가 금속으로 만들어져 관례적으로 MOS(금속-산화막-반도체 ... MOSFET 공정기술 반도체 공정 기술 산화 (Oxidation) 포토 ... curve) 예비 이론 MOSFET 구조 금속-산화물-반도체(Metal
  • 워드파일 High-K 물질을 적용한 반도체 기술 실험 레포트 5페이지
    Metal-Oxide-Semiconductor Capacitor로 위의 그림과 ... 작은 음전압을 인가하면 산화물과 반도체의 계면에서 정공이 모여서 축적이 ... 인가하면, 산화물과 반도체 계면에서 더 이상 정공이 쌓이지 않고 밀려나서
  • 한글파일 8주차-실험7 예비 - MOSFET 기본특성1- 역전압 다이오드의 접합 캐패시턴스, MOSFET 게이트 캐패시턴스 2페이지
    단결정을 아주 얇은 을 경계로 하여 한쪽은 p형 반도체, 다른 한쪽은 ... . 이론 - pn접합 다이오드 양극과 음극의 반도체가 만나는 영역, 즉 p형 ... 반도체와 n형 반도체가 만나는 영역을 pn접합이라 한다. 하나의 반도체
  • 워드파일 반도체 정리 18페이지
    있다 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 ... MOSFET의 게이트 산화막의 용도로 사용 반도체에는 전하를 운하는 역할의 ... 않는 전하로 인한 인자로서 현재의 반도체 공정에서는 그 양이 매우 적어
  • 한글파일 [신소재기초실험]MOS 소자 형성 및 C-V 특성 평가 10페이지
    때,P형 기판의 수많은 정공이 반도체 표면으로 유인된다. 이와 같이 ... -Semiconductor)소자를 직접 제작하여 공정과정들을 이해하고, 그래프를 해석하며 ... 원리2.1. MOS(Metal-Oxide-Semiconductor) 소자2
더보기
최근 본 자료더보기
상세우측 배너
산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화 분석