VLSI 설계의 여러가지 현상들

목차

1.PLD(Programmable Logic Device, 설계 가능 논리 소자)
1)정의
2)발달과정
3)쓰임
4)PLD의 종류

2.Latch up(래치업)
1)Latch up 현상
2)Latch up 원인
3)Latch up 해결 방안

3.GaAs(갈륨비소)
1)GsAs 특성

4.임계차원(CD)과 VLSI 집적도의 연관관계
1)임계차원(CD)과 VLSI 집적도의 연관관계

5.CMOS 제조공정 기술
1)CMOS 제조공정

6.MOS 스위칭 특성
1)MOS 스위칭 특성

7.잡음특성
1)잡음여유
2)CMOS 잡음특성

8.1bit 전가산기 회로의 CMOS 구성과 최적화 기술
1)1bit 전가산기 회로의 CMOS 구성
2)최적화된 1bit 전가산기 회로의 CMOS 구성

본문내용

1.PLD(Programmable Logic Device, 설계 가능 논리 소자)
1)정의
PLD(Programmable Logic Device)는 제조 후 사용자가 내부 논리 회로의 구조를 변경할 수 있는 집적 회로이다. 초기에는 사전에 프로그래밍 되어 양산에 제공되어서 회로를 변경하지 않아도 되는 것이 일반적이었다. 최근에는 동작 중 회로의 정의를 다시 할 수 있어서 재설정 가능 논리 소자(Reconfigurable Logic Device)라고도 불린다. PLD는 설계시 사양이나 기능이 정해져서 제조되기 때문에 나중에 회로 구성을 변경할 수 없는 일반 집적 회로와는 달리 회로가 정의되지 않은 채 출하되어 사용자가 임의의 회로를 기록해 동작시킬 수 있다. 일반 집적 회로는 대량으로 제조하는 경우 ASIC(Application Specific Integrated Circuit, 주문형 반도체)를 사용하지만 개발에 걸리는 기술자산과 설비, IP 등 초기 개발비가 들며 설계 자산을 다른 곳에 쓸 수 없고 설계하는 데 많은 시간이 들며 조금의 실수도 용납되지 않아 개발자에게 부담이 될 수 있다. 하지만 설계 가능 논리 소자의 경우 초기 개발비가 필요 없고 회로를 여러 번 고쳐 쓸 수 있기 때문에 오늘날 많은 사람들의 지지를 받아 개발품부터 양산품까지 폭넓게 쓰이고 있다. 일반적으로 PAL(Programmable Array Logic, 프로그램 가능 배열 논리 소자), GAL(Generic Array Logic, 일반 배열 논리소자)를 포함하는 SPLD(Simple Programmable Logic Device, 단순 프로그램 가능 논리 소자)의 총칭으로 쓰이는 말이지만 CPLD(Complex Programmable Logic Device, 복합 프로그램 가능 논리 소자), FPGA(Field Programmable Gate Array, 현장 프로그램 가능 게이트 배열)까지 포함한 총칭으로 쓰이기도 한다.
2)발달과정
초기의 프로그래머블 장치는 회로 정보의 보관으로 미세한 휴즈를 사용하는 PAL이었다. 그 후, EEPROM의 기능을 이용한 GAL, 두 가지 구조를 복합적으로 만들어서 용량을 확대한 CPLD에 이르게 되었다. 이러한 장치들은 기존의 LSI를 서로 연결하는 부가 로직에 사용되었다.

참고 자료

없음