전자회로 jfet 리포트, ispice 연습문제, 문제 풀이부터 세밀하고 정확한 a+자료

목차

1) FET 구조와 동작
1. 이론 개요
2. JFET(접합 전계효과 트랜지스터)
3. 동작원리
4. 전달 특성
5. 문제

본문내용

[1] FET의 종류
① FET는 접합형과 절연 게이트형(MOS형)이 있고, 다시 각각 n채널형과 p채널형으로 나눈다.
② 전극명은 드레인(D:drain), 소스(S:source) 및 게이트(G:gate)로 3단자이다.


[2] 접합형 FET에 흐르는 전류

(가) 전압을 가하는 방법과 흐르는 전류
① VDS가 작을 때 ID는 VDS이 비례하나, VDS가 어느값 이상 커지면 ID는 VDS에 그다지 영향을 받지 않고 포화되어 VGS에 의해 크게 변화한다.

(나) FET 내부에서의 전자 움직임
① 공핍층(depletion layer) : pn접합면에는 역전압이 가해져 있으므로 접합면 가까이의 자유 전자가 없는 영역.
② 채널(channel) : n형 반도체 내에서 공핍층을 제외한 영역은 VDS에 의해 자유 전자가 이동하는 영역.
③ VGS를 가할 경우 : VGS=0[V]일 때는 공핍층은 VDS에 의한 것이었지만, VGS를 증가시키면 그 전압이 역방향 전압이므로, VGS=0[V}일 때보다 공핍층이 넓어져 같은 VDS일지라도 ID는 작아진다.

<중 략>

입력은 베이스와 이미터 사이의 입력 전류 i 입력전압 Vi
컬렉터에서 이미터로의 출력전류인 컬렉터 전류가 생긴다.
출력전압은 컬렉터에서 신호접지사이로의 저항R을 지나는 전류의 곱이다.
그러므로 컬렉터 전류는 반대로 흘러가야지 출력전압이 나오게된다.
따라서 그래프 상에서 sin파가 들어가면 출력은 -sin파가 되어 위상이 180도 차이가 나며, 입력 전류도 마찬가지이다. 조금 다르게 해석 해 본다면 위상은 입력 신호 파형(베이스에 가해진 파형)과 출력신호의 파형(컬렉터에 나타나는 파형)을 비교해서 말하는 것인데, 베이스에 sin파형이 가해지면 컬렉터는 증가된 컬렉터전류에 의해
부하저항에서 떨어진 전압만큼 낮게 되므로 반전 (180도)된 파형 -sin이 나타나게 되는 것이다.

참고 자료

없음