차동 증폭기 회로 결과 레포트
- 최초 등록일
- 2011.12.24
- 최종 저작일
- 2011.12
- 7페이지/ 한컴오피스
- 가격 2,000원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
소개글
기초전자회로실험 27장 차동 증폭기 회로 결과 레포트 입니다.
목차
1. 실험목적
2. 실험장비
3. 이론개요
4. 실험순서
1) BJT 차동 증폭기의 DC 바이어스
2) BJT 차동 증폭기의 AC 동작
3) 전류원이 있는 BJT 차동 증폭기의 DC 바이어스
4) 트랜지스터 전류원이 있는 차동 증폭기의 AC 동작
5. 결론 및 고찰
본문내용
1. 목 적
차동 증폭기회로에서 DC와 AC전압을 측정한다
2. 실험장비
(1) 계측장비
오실로스코프
DMM
함수 발생기
직류전원 공급기
(2) 부품
◇ 저항
4.3kΩ
10kΩ
20kΩ
◇ 트랜지스터
2N3823(혹은 등가) (3개)
3. 이론개요
? BJT 차동증폭기
차동 증폭기는 (+), 혹은 (-) 입력을 가지는 회로이다. 전형적인 동작에서 반대
위상의 입력은 크게 증폭되지만, 동위상의 출력에서 상쇄된다. 그림 27-1(+) ()입력과 (-)()입력을 가지고, 반대 출력 과 를 가지는 간단한 BJT 차동증폭기 회로이다. 일반적으로 커패시터는 필요가 없고, 입력신호는 DC 바이 어스를 제공하는 양()와 음() 전원과 결합된다. 이 실험에서 값이 두 트랜지스터에 대해 같다고 가정하여 차동전압이득의 크기는
(27.1)
두 입력에서 공통 신호에 대한 이득의 크기는
(27.2)
그림 27-
? FET 차동 증폭기
FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음 식으로 계산할 수 있다.
(27.3)
4. 실험순서
1) BJT 차동 증폭기의 DC 바이어스
a. 그림 27-1 회로에서 한 개의 트랜지스터의 DC 바이어스 전압과 전류를 계산하 여라.
(계산치) = 0V
(계산치) = -0.7V
(계산치) = 5.35V
(계산치) = 1.07mA
(계산치) = 48.60Ω
b. 그림 27-1 회로를 구성하라.(그림 27-1에 모든 저항의 측정치를 기록하라.) V,V를 공급하라. 각각의 트랜지스터에 대한 DC 바이어스 전 압을 측정하고, 기록하라.
(측정치) = -0.02V = 0V
(측정치) = -0.617V =-0.714V
(측정치) = 5.19V = 5.34V
위 측정치를 이용하여 다음을 결정하라.
= 1.06mA = 1.07mA
= 49.05Ω = 48.60Ω
위 값이 잘 일치하는지를 결정하기 위하여 각각의 트랜지스터에 대한 값을 비 교하라. 순서 a의 계산치를 순서 b의 측정치와 비교하라.
순서 a의 계산치와 순서 b의 측정치는 비슷한 결과 값을 가진다.
2) BJT 차동 증폭기의 AC 동작
a. 식(27.1)과 (27.2)의 식을 이용하여 그림 27-1 회로의 차동 및 공통이득을 계 산하라.
(계산치) = 101.94
(계산치) = 0.5
b. 그림 27-1 회로에서 (+)입력에 주파수 f=10kHz, 실효치 =20mV 입력과 (-) 입력에 0V를 인가하라. DMM을 사용하여 출력전압을 기록하라.
참고 자료
없음