차동 증폭기 회로
- 최초 등록일
- 2011.12.22
- 최종 저작일
- 2011.12
- 2페이지/ 한컴오피스
- 가격 1,000원
소개글
기초전자실험 에이플러스 레포트 입니
목차
(1) 차동 증폭기 & 2N3823
(2) 차동증폭기 기본 구조
(3) 차동 증폭기의 입출력 전달특성
(4) 차동, 공통 모드 이득
(5) 차동 출력 CMRR (Common Mode Rejection Ratio)
본문내용
차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의
출력단자를 가지면, 두 입력신호의 차를 증폭하는 기능을 갖는다.
(2) 차동증폭기 기본 구조
두 개의 NPN 트랜지스터 Q1, Q2가 이미터결합 차동쌍을 구성하고 있으며, 이 트랜지스터들은 정전류원 IEE에 의해 선형영역으로 바이어스 되어 있다.
차동쌍을 구성하는 두 트랜지스터는 특성이 정합 되었다고 가정한다.
정전류원의 출력저항 RO는 클수록 바람직하며, 여기서는 RO=∞인 이상적인 정전류원을 가정.
참고 자료
부제 (1) ~ 부제 (5)
기초전자회로 실험 ? 남춘우 저
부제 (1), (2N3823)
NAVER 지식백과 ‘차동증폭기’
http://html.alldatasheet.co.kr/html-pdf/75131/MICRO-ELECTRONICS/2N3823/1445/1/2N3823.html
부제 (2) ~ 부제 (5)
한양대학교 http://web.yonsei.ac.kr/hgjung