2009 IEDM 주요 반도체업체 차세대 반도체 기술전망(IEEE International Electron Devices Meeting)

최초 등록일
2010.05.07
최종 저작일
2009.12
23페이지/한글파일 한컴오피스
가격 3,500원 할인쿠폰받기
판매자pris**** 6회 판매
다운로드
장바구니

소개글

hort course에서 IBM, Applied materials, TSMC에서 각각 scaling challenges에 대한 소자 및 물질, 장비, 공정 등에서 대응방향을 발표한 자료를 요약
기타 동경대, SEMATECH등에서도 발표에 참여함

Scaling Challenges: Device Architectures, New Materials, and
Process Technologies

Device Architecture: Ulltiimate Pllanar CMOS Liimiit and Sub- 32nm
Deviice Optiions
Ghavam G. Shahidi
IBM Research Division

High K / Metal Gates: Industry Status and Future Direction
imec

Advanced Process Modules: "Key Process
Technology for 32nm and Beyond“ Applied Materials

Limits of Optical Lithography&
Status of EUV
TSMC


Yorktown Heights, NY

목차

o Scaling Challenges : 소자, 설계, 재료, 공정 관련 이슈
o 메모리 반도체 분야의 High-K, Metal gates 적용
o 32nm 이하 공정을 위한 핵심 공정기술(Applied Materials)
o Ech관련 이슈
o STI CMP 기술관련
o Selective Epi
o 22nm까지 확장가능한 Advanced Contact Metallization
o 구리배선공정을 위한 Dielectric Films
o Cu Interconnect Metallization

본문내용

- short course에서 IBM, Applied materials, TSMC에서 각각 scaling challenges에 대한 소자 및 물질, 장비, 공정 등에서 대응방향을 발표
∙소자 스케일링은 15, 11nm 이하로 계속 진행될 것으로 예상되며, Si으로 11nm이하까지 진행가능할 것으로 전망
- Sub 22nm에서의 소자 구조 및 물질, 공정에 대한 발표가 주를 이루었으며, High-k, Ⅲ-Ⅴ화합물, 스트레인채널엔지니어링에 대한 연구도 활발히 진행되고 있음
- 저전력CMOS를 위한 레이저어닐, 45nm 고성능소자를 위한 multipl MSA 컨셉이 발표, 인텔에선 15nm이후 레이저 어닐이 적용될 예정(session 3-1)
- High-speed를 위한 스트레인기술을 위한 메트롤로지로 CBED (convergent- beam diffraction), NBD(nano-bam electron diffration) 및 홀로그래피를 이용한 HoloDark 등이 소개되었음(session 2.5)
- Ⅲ-Ⅴ화합물(InGaAs, InSb 등)에 대한 etch, ALD 등 기술들이 연구되고 있으며, Dual Metal gate의 신뢰성을 높이기 위한 work funtion variability 연구가 진행됨(session 3)
- High-k관련 연구는 Hf기반 dielectric 위주로 발표되었으며, high-k/metal stack형성에 있어 wet-, dry- based cleaning process와 etch방법이 비교 연구됨(session 17-4)



o Annealing, Metrology
- 저전력 CMOS기술을 위한 silicide yield improvement 레이저 어닐
저전력 CMOS를 위한 MIPS(METAL inserted Poly silicon)과 비슷한 구조인 GATE-FIRST를 사용하여 아래와 같인 HK/MG gate stak 공정을 진행
6nm USJ이 가능했고, 레이저 어닐을 통해 성공적으로 NiPtSi pipining을 줄이면서 Silicidation 완료함
- 후지쯔에서 45nm 공정에서 SRAM을 가지고 MSA(Millisecond Annealing)기술 적용에 있어 FLA(flash lamp annealing), LSA(laser spike annealing)과 비교
FLA는 MSA Scheme에 사용하기에 pattern density의 높은 온도균일성 및 민감성으로 부적합한 것으로 나타났으며, LSA는 훨씬 민감도가 낮고, 고성능으로 적합한 기술로 나타남
LSA 중에 Hot spot이 나타났으나, LSA-Friendly 디자인 룰을 통해 회피가 가능한 것으로 나타남
- 2D 스트레인 분포를 분석하는 TEM기술에 대해 비교 분석하고, 최신기인 홀로그래피 분석 메트롤로지 기법(HoloDark) 발표
Strain Metrology of Devices by Dark-Field Electron Holography
TEM(transmission electron microscopy

참고 자료

short course 발표자료 및 planery session 자료

이 자료와 함께 구매한 자료

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

pris****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
13
ㆍ전체 판매량
130
ㆍ최근 3개월 판매량
0
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 반도체 산업 발전을 위한 당면과제와 4대 전략기술 분야 9페이지
      32%를 차지했다. 올해는 약 191억달러 수출로 전체 반도체 수출 ... 순수 파운드리 기업이며, IDM인 삼성전자와 하이닉스반도체가 일부 공정 ... 말했다. 특히 그는 반도체 생산공정이 22나노까지 첨단화되면 진정한
    • 한글파일 [반도체] 21C si wafer의 시장전망 10페이지
      한편으로는, 반도체의 설비투자나 장비단가가 고액인데다가 Module단위가 ... 300㎜화의 흐름을 받아서, 반도체 제조장비는 신기술?신재료의 대응에만 ... 구성하고 이TDj 지구상에서 매우 풍부하게 존재하고 있으며 따라서 반도체
    • 한글파일 flash memory,플래쉬 메모리 9페이지
      Memory 기술이다. 40nm 이하급 차세대 반도체 제조 기술로 전하를 ... memory cell을 만들 수 있다. 따라서 반도체 제조 공정은 20%, 반도체 ... erase 특성을 보여주고 있다. 7. High-K Materials for
    • 한글파일 [공학]차세대 비휘발성 메모리 소자. 8페이지
      nm) 실리콘 dot, 금속 dot, 화합물반도체 dot으로 대체한 1개 ... 과제는 플로팅 게이트 폭이 20 nm급인 테라비트급 공정기술 개발이다 ... 제조공정이 단순하고 기존 C-MOSFET공정과 접합이 간단하여 다른 차세대
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    2009 IEDM 주요 반도체업체 차세대 반도체 기술전망(IEEE International Electron Devices Meeting) 무료자료보기