[디지털] VHDL 강좌3

소개글

있는 것들은 VHDL에 사용할 문법들입니다. 조금 많아보이죠. 이것은 Altera의 문법들입니다. VHDL이 하드웨어 표준 언어이지만 각 회사들마다 조금씩 문법의 차이는 있습니다. 그것은 숙지하시고 문법은 맞는데 컴파일이 되지 않는다고 불평하지 마세요. 실예로 Lodecap에서 모든 컴파일과 시뮬레이션을 마친 상태에서 그 소스를 Altera에서 실행한 적이 있습니다. 그런데 상태 이름이 Next였습니다. 그런데 MaxPlusⅡ에서는 Next가 Reserved word였습니다. 그래서 몇 일을 고생한 적이 있습니다. 자기가 사용하는 툴에 대해서는 어느 정도의 지식이 있어야 합니다. 툴에 대한 설명은 제가 할 수 있는 것이 못됩니다.

목차

1. Overrall Structure
2. Full Design : Counter
3. Full Design : Flipflop
4. Full Design : Tri-State Buffer
5. Architecture Body
6. Case Statement
7. Component Declaration
8. Component Instantiation Statement
.
.
34. While Statement

본문내용

위에 있는 것들은 VHDL에 사용할 문법들입니다. 조금 많아보이죠. 이것은 Altera의 문법들입니다. VHDL이 하드웨어 표준 언어이지만 각 회사들마다 조금씩 문법의 차이는 있습니다. 그것은 숙지하시고 문법은 맞는데 컴파일이 되지 않는다고 불평하지 마세요. 실예로 Lodecap에서 모든 컴파일과 시뮬레이션을 마친 상태에서 그 소스를 Altera에서 실행한 적이 있습니다. 그런데 상태 이름이 Next였습니다. 그런데 MaxPlusⅡ에서는 Next가 Reserved word였습니다. 그래서 몇 일을 고생한 적이 있습니다. 자기가 사용하는 툴에 대해서는 어느 정도의 지식이 있어야 합니다. 툴에 대한 설명은 제가 할 수 있는 것이 못됩니다.
그러니 각 회사 사이트에 접속하면 Manual을 구할 수 있습니다. 그리고 공개용 버전도 어느 정도 구할 수 있을 것입니다. 직접 접속해 보시는 것도 좋은 방법입니다.
위에 있는 문법들을 한 번 잘살펴 보시고 다음 시간부터 사용되는 문법들과 잘 적용해 보시기를 바랍니다.

참고 자료

없음